公开(公告)号：CN1707569A

公开(公告)日：2005-12-14

申请号：CN200510076584.1

申请日：2005-06-07

Applicant: 卡西欧计算机株式会社

Inventor： 白崎友之 ,  当山忠久 ,  武居学 ,  小仓润 ,  山口郁博 ,  尾崎刚

IPC: G09F9/30 ,  G09G3/20

Abstract: 本发明提供一种显示装置，抑制电压下降或电流延迟的产生。其特征在于：具备基板；设置在所述基板上的发光元件；具有用于驱动所述发光元件的电极的象素电路；和布线，连接于所述象素电路上，具有与所述象素电路的电极不同层的导电层。

公开(公告)号：CN101447459B

公开(公告)日：2011-08-24

申请号：CN200810178321.5

申请日：2008-11-28

Applicant: 卡西欧计算机株式会社

Inventor： 当山忠久 ,  尾崎刚

IPC: H01L21/84 ,  H01L27/32

CPC classification number: H01L27/3246 ,  H01L27/1248 ,  H01L27/3248 ,  H01L51/56 ,  H01L2227/323

Abstract: 本发明提供一种可抑制色偏或发光亮度(发光强度)的波动、没有图像污点和模糊、显示特性优良的显示面板、及该显示面板的制造方法。本发明的显示面板的制造方法是在晶体管(Tr11、Tr12)的栅极绝缘膜(13)的图案化工序之前，将设于各显示像素(PIX)上的有机EL元件(OLED)的像素电极(12)直接形成于基板(11)上，然后将形成于栅极绝缘膜(13)上的晶体管(Tr12)的源电极(Tr12s)直接连接在上述像素电极(12)上。

公开(公告)号：CN1707569B

公开(公告)日：2010-05-26

申请号：CN200510076584.1

申请日：2005-06-07

Applicant: 卡西欧计算机株式会社

Inventor： 白崎友之 ,  当山忠久 ,  武居学 ,  小仓润 ,  山口郁博 ,  尾崎刚

IPC: G09F9/30 ,  G09G3/20

Abstract: 本发明提供一种显示装置，抑制电压下降或电流延迟的产生。其特征在于：具备基板；设置在所述基板上的发光元件；具有用于驱动所述发光元件的电极的象素电路；和布线，连接于所述象素电路上，具有与所述象素电路的电极不同层的导电层。

公开(公告)号：CN100553394C

公开(公告)日：2009-10-21

申请号：CN200510108481.9

申请日：2005-09-29

Applicant: 卡西欧计算机株式会社

Inventor： 白崎友之 ,  当山忠久 ,  小仓润

IPC: H05B33/12 ,  H05B33/08 ,  G09F9/30 ,  G09G3/30 ,  H01L27/32

CPC classification number: G09G3/325 ,  G09G3/2081 ,  G09G2300/0426 ,  G09G2300/0842 ,  G09G2300/0866 ,  H01L27/3279 ,  H01L51/5228

Abstract: 提供一种可抑制电压下降、电流信号延迟的显示面板。具备：基板；多个晶体管，形成于上述基板上；绝缘膜，其形成为覆盖上述多个晶体管的上方，并且在表面上形成多个沟槽；多条第一布线，埋设于上述沟槽中；布线绝缘膜，覆盖上述多条第一布线；多条第二布线，设置于上述布线绝缘膜的上方；像素电极，设置于上述多条第二布线之中邻接的第二布线间；发光层，设置于上述电极上；对置电极，设置于上述发光层上。

公开(公告)号：CN101447459A

公开(公告)日：2009-06-03

申请号：CN200810178321.5

申请日：2008-11-28

Applicant: 卡西欧计算机株式会社

Inventor： 当山忠久 ,  尾崎刚

IPC: H01L21/84 ,  H01L27/32

CPC classification number: H01L27/3246 ,  H01L27/1248 ,  H01L27/3248 ,  H01L51/56 ,  H01L2227/323

Abstract: 本发明提供一种可抑制色偏或发光亮度(发光强度)的波动、没有图像污点和模糊、显示特性优良的显示面板、及该显示面板的制造方法。本发明的显示面板的制造方法是在晶体管(Tr11、Tr12)的栅极绝缘膜(13)的图案化工序之前，将设于各显示像素(PIX)上的有机EL元件(OLED)的像素电极(12)直接形成于基板(11)上，然后将形成于栅极绝缘膜(13)上的晶体管(Tr12)的源电极(Tr12s)直接连接在上述像素电极(12)上。

公开(公告)号：CN1764336A

公开(公告)日：2006-04-26

申请号：CN200510108481.9

申请日：2005-09-29

Applicant: 卡西欧计算机株式会社

Inventor： 白崎友之 ,  当山忠久 ,  小仓润

IPC: H05B33/12 ,  H05B33/08 ,  G09F9/30 ,  G09G3/30 ,  H01L27/32

CPC classification number: G09G3/325 ,  G09G3/2081 ,  G09G2300/0426 ,  G09G2300/0842 ,  G09G2300/0866 ,  H01L27/3279 ,  H01L51/5228

Abstract: 提供一种可抑制电压下降、电流信号延迟的显示面板。具备：基板；多个晶体管，形成于上述基板上；绝缘膜，其形成为覆盖上述多个晶体管的上方，并且在表面上形成多个沟槽；多条第一布线，埋设于上述沟槽中；布线绝缘膜，覆盖上述多条第一布线；多条第二布线，设置于上述布线绝缘膜的上方；像素电极，设置于上述多条第二布线之中邻接的第二布线间；发光层，设置于上述电极上；对置电极，设置于上述发光层上。