公开(公告)号：CN111245521B

公开(公告)日：2021-06-22

申请号：CN201911277642.5

申请日：2019-12-13

Applicant: 南京邮电大学

Inventor： 盛宇波 ,  刘玖 ,  周澜 ,  钟伟

IPC: H04B10/70 ,  H04L9/08

Abstract: 一种基于奇偶校验门的逻辑W的纠缠浓缩方法，包括如下步骤，步骤S1、构建以GHZ态作为逻辑比特的W态，再进行纠缠分发，将逻辑比特分发至Alice、Bob和Chalice三方；步骤S2、三方中任意两方在接收到分发的逻辑比特后，构造一个辅助光子，然后将辅助光子与自身所分发到的逻辑比特输入奇偶校验门，然后对奇偶校验门中的相干态进行homodyne测量，获取相干态的相位偏移，根据相位偏移进行纠缠态选择；步骤S3、两方的纠缠态选择正确，则能获取最大纠缠态，纠缠成功，若两方中任意一方的纠缠态选择错误，则重新进行步骤S2。该方法首先根据逻辑W态的特点设计奇偶校验门，再利用奇偶校验门对逻辑W态进行浓缩，由于奇偶校验门能进行非破坏性测量，可以在纠缠浓缩失败的基础上进行新的浓缩以提高资源利用率。

公开(公告)号：CN111245521A

公开(公告)日：2020-06-05

申请号：CN201911277642.5

申请日：2019-12-13

Applicant: 南京邮电大学

Inventor： 盛宇波 ,  刘玖 ,  周澜 ,  钟伟

IPC: H04B10/70 ,  H04L9/08

Abstract: 一种基于奇偶校验门的逻辑W的纠缠浓缩方法，包括如下步骤，步骤S1、构建以GHZ态作为逻辑比特的W态，再进行纠缠分发，将逻辑比特分发至Alice、Bob和Chalice三方；步骤S2、三方中任意两方在接收到分发的逻辑比特后，构造一个辅助光子，然后将辅助光子与自身所分发到的逻辑比特输入奇偶校验门，然后对奇偶校验门中的相干态进行homodyne测量，获取相干态的相位偏移，根据相位偏移进行纠缠态选择；步骤S3、两方的纠缠态选择正确，则能获取最大纠缠态，纠缠成功，若两方中任意一方的纠缠态选择错误，则重新进行步骤S2。该方法首先根据逻辑W态的特点设计奇偶校验门，再利用奇偶校验门对逻辑W态进行浓缩，由于奇偶校验门能进行非破坏性测量，可以在纠缠浓缩失败的基础上进行新的浓缩以提高资源利用率。