一种基于光敏模块的忆阻成像电路结构及使用方法

    公开(公告)号:CN118301492A

    公开(公告)日:2024-07-05

    申请号:CN202410394767.0

    申请日:2024-04-02

    Abstract: 本发明公开了一种基于光敏模块的忆阻成像电路结构及使用方法,至少包括忆阻成像单元、多通道输出选择模块和信号放大模块;忆阻成像单元呈阵列排布,每个忆阻成像单元包含第一支路和第二支路;第一支路包括依次串联的光敏电阻Rg、光敏二极管PD和电阻R;第二支路包括依次串联的忆阻器m1和忆阻器m2;还包括二极管VD1和二极管VD2,所述二极管VD1输入端连接于光敏电阻Rg和光敏二极管PD之间,输出端连接至忆阻器m1和m2之间;所述二极管VD2连接忆阻器m1的输出端,并对外输出Vout。通过将光敏电阻及光敏二极管等光敏模块与忆阻器模块结合,设计一种基于光照变化存储图像信息的忆阻成像单元,通过设计集成化的芯片结构,满足成像电路的阵列化设计。

Patent Agency Ranking