-
公开(公告)号：CN112686364B
公开(公告)日：2023-12-08
申请号：CN201910995603.2
申请日：2019-10-18
Applicant: 华为技术有限公司
Abstract: 一种神经网络计算芯片及计算方法，该计算芯片包括平移电路和计算电路，通过平移电路对输入数据进行处理后，使得输入到计算电路中的数据的每个元素的取值都不是负数，满足计算电路中对输入数据的取值的限制条件，从而只需要执行一次计算即可获得计算结果，而不需要进行两次计算。因此，提高了神经网络的计算效率，减少神经网络运算的时延。
-
公开(公告)号：CN112580790B
公开(公告)日：2023-06-30
申请号：CN201910932314.8
申请日：2019-09-29
Applicant: 华为技术有限公司 , 中国科学院微电子研究所
IPC: G06N3/063
Abstract: 本申请公开了一种神经网络计算电路、芯片及系统，属于神经网络技术领域。该神经网络计算电路包括第一计算单元、第二计算单元和处理电路。所述第一计算单元用于根据第一计算单元的输入端电压、第一计算单元的输出端电压以及设置的第一权重值获得第一电流。所述第二计算单元用于根据第二计算单元的输入端电压、第二计算单元的输出端电压以及设置的第二权重值获得第二电流。所述处理电路，分别与第一计算单元的输出端和第二计算单元的输出端连接，用于根据第一电流和第二电流获取目标电流差，并根据目标电流差获取用于指示目标计算结果的输出电压，其中，目标计算结果用于指示神经元基于输入数据的权重值对输入数据的计算结果。
-
公开(公告)号：CN115640839A
公开(公告)日：2023-01-24
申请号：CN202110819975.7
申请日：2021-07-20
Applicant: 华为技术有限公司
IPC: G06N3/067 , G06F1/3234
Abstract: 本申请实施例公开了一种存算一体电路、计算系统及计算方法，用以实现混合精度的存算一体，提高运算效率、降低功耗。存算一体电路包括：光调控计算模块，用于基于第一组权重系数对第一组光信号执行第一神经网络层计算，得到第二组光信号，其中，第一组光信号用于指示第一组数据，第二组光信号用于承载第一组计算结果；光电转换模块，用于接收第二组光信号，并将第二组光信号转换为第一组电信号；电调控计算模块，用于基于第二组权重系数对第一组电信号执行第二神经网络层计算。
-
公开(公告)号：CN114974340A
公开(公告)日：2022-08-30
申请号：CN202110221891.3
申请日：2021-02-27
Applicant: 华为技术有限公司
IPC: G11C11/16
Abstract: 本申请提供一种存储装置，包括多个存储单元、写电路和电源反馈电路；其中，存储单元，用于存储数据；写电路，连接多个存储单元，用于在一个写入周期中向多个存储单元中写入多位数据；电源反馈电路，连接写电路和多个存储单元，用于在写电路向多个存储单元执行写操作时，调节多个存储单元的写入电压，使写电路在一个写入周期中将多位数据写入多个存储单元。由于一个写入周期可以写入多位数据，因此提高了写入效率，缩短了存储装置的重配置时间。
-
公开(公告)号：CN112686364A
公开(公告)日：2021-04-20
申请号：CN201910995603.2
申请日：2019-10-18
Applicant: 华为技术有限公司
Abstract: 一种神经网络计算芯片及计算方法，该计算芯片包括平移电路和计算电路，通过平移电路对输入数据进行处理后，使得输入到计算电路中的数据的每个元素的取值都不是负数，满足计算电路中对输入数据的取值的限制条件，从而只需要执行一次计算即可获得计算结果，而不需要进行两次计算。因此，提高了神经网络的计算效率，减少神经网络运算的时延。
-
Patent Agency Ranking
公开(公告)号：CN119337950A
公开(公告)日：2025-01-21
申请号：CN202310896869.8
申请日：2023-07-20
Abstract: 提供了一种神经网络芯片以及数据调度方法。该神经网络芯片中包括可配置模块、多个计算节点、以及互联拓扑。互联拓扑包括多个数据通路，每个数据通路连接两个计算节点。可配置模块根据神经网络模型中神经网络层对应的配置信息，控制多个计算节点中实现神经网络层计算的计算节点连接的数据通路开通或关断，从而实现在神经网络芯片内部实现数据调度，提高神经网络芯片的整体运行效率。
-
公开(公告)号：CN113537478A
公开(公告)日：2021-10-22
申请号：CN202010314704.1
申请日：2020-04-20
Applicant: 华为技术有限公司
Abstract: 本申请提供了一种计算装置及神经网络系统，该计算装置包括：输入处理电路，用于在确定第一输入数据为负值后，向与输入处理电路连接的计算阵列的第一输入端口输入第一输入信号，并向计算阵列的第二输入端口输入第二输入信号，其中，第一输入信号用于指示第一输入数据的绝对值，第二输入信号用于指示第一输入数据为负值。计算阵列，用于基于第一输入信号和第二输入信号将第一输入数据与计算阵列中存储的第一权重值进行计算，得到第一计算结果。本申请提供的计算装置可以直接接收负值的输入数据，并对为负值的输入数据完成计算，从而可以减少计算次数，提升计算效率，节省计算资源，降低计算成本。
-
公开(公告)号：CN112786081A
公开(公告)日：2021-05-11
申请号：CN201911127874.2
申请日：2019-11-18
Applicant: 华为技术有限公司
Abstract: 本申请提供了一种存算单元和芯片，可以应用于神经网络系统。该存算单元包括：第一晶体管、忆阻器以及电阻调制单元，所述电阻调制单元的第一端口、所述忆阻器的第一端口与所述第一晶体管的第一极连接，所述第一晶体管的第一极用于控制所述第一晶体管的导通和断开；所述电阻调制单元，用于根据所述忆阻器的阻值调节施加在所述第一晶体管的第一极的电压；所述忆阻器，用于存储第一数据，其中，所述忆阻器的阻值用于指示所述第一数据；所述第一晶体管，用于当在所述第一晶体管的第二极输入用于指示第二数据的电压时，从所述第一晶体管的第三极输出所述第一数据和所述第二数据的计算结果，能够显著的提高计算数据的吞吐量并降低计算系统的能耗。
-
公开(公告)号：CN108475522B
公开(公告)日：2020-12-15
申请号：CN201680058624.6
申请日：2016-01-18
IPC: G11C11/21
Abstract: 本发明实施例提供一种内存设备，该内存设备包括用于进行逻辑运算的RRAM交叉阵列，且该RRAM交叉阵列中的电阻的阻值均设置为Ron或Roff，以表示布尔值1或0。在以上设置的基础上，通过RRAM交叉阵列实现布尔运算，能够提高RRAM交叉阵列逻辑运算的可靠性。
-
公开(公告)号：CN108475522A
公开(公告)日：2018-08-31
申请号：CN201680058624.6
申请日：2016-01-18
IPC: G11C11/21
Abstract: 本发明实施例提供一种内存设备，该内存设备包括用于进行逻辑运算的RRAM交叉阵列，且该RRAM交叉阵列中的电阻的阻值均设置为Ron或Roff，以表示布尔值1或0。在以上设置的基础上，通过RRAM交叉阵列实现布尔运算，能够提高RRAM交叉阵列逻辑运算的可靠性。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.025 seconds)
