-
公开(公告)号：CN102306142A
公开(公告)日：2012-01-04
申请号：CN201110231430.0
申请日：2011-08-11
Applicant: 华中科技大学
CPC classification number: Y02D10/13
Abstract: 本发明公开了一种FFT倒序操作存储器数据调度方法及电路，使用两块N/2深度单端口存储器进行数据调度，充分发挥单端口存储器的面积和功耗优势，有效减少了片上存储器面积；采用统一的数据暂停信号和读后便写的读写策略，使得该设计能够等待外部数据的暂停，而不丢失数据和影响读写时序；采用固定规则的N个时钟数据延迟，有效避免了使用较大FIFO存储器实现最短延迟时间的检测逻辑。本发明具有灵活的可配置性和可扩展性，最大程度地避免了不同点数对于存储器容量和控制逻辑的依赖；与现有的倒序操作方法相比，本发明占用的资源少，可配置灵活性好，能够处理带中断暂停的连续数据流。
-
公开(公告)号：CN102208005A
公开(公告)日：2011-10-05
申请号：CN201110142679.4
申请日：2011-05-30
Applicant: 华中科技大学
IPC: G06G7/19
Abstract: 2-D卷积计算在图像处理领域中有着广泛的应用，本发明公开了一种2-D卷积器，通过将2-D卷积计算分解为多1-D卷积计算窗口并行计算以及采用图像数据以行或列主导Zigzag扫描格式输入的策略，减少了片上存储器的容量，降低了片上资源开销；并且2-D卷积器能接受行或列主导Zigzag扫描格式这两种不同图像数据输入格式的特点，使得本2-D卷积器适用于不同的应用系统；通过调整中间结果暂存单元各双端口SRAM的深度W，在片上存储器容量和外部带宽之间做出较好的折中，带来系统设计的灵活性。与现有的2-D卷积器相比，本发明占用的硬件资源少，吞吐率可以满足大多数图像处理系统的实时性要求，可用于实现低成本嵌入式系统中2-D卷积计算。本发明属于超大规模集成电路结构设计领域。
-
Patent Agency Ranking
公开(公告)号：CN102208005B
公开(公告)日：2014-03-26
申请号：CN201110142679.4
申请日：2011-05-30
Applicant: 华中科技大学
IPC: G06G7/19
Abstract: 2-D卷积计算在图像处理领域中有着广泛的应用，本发明公开了一种2-D卷积器，通过将2-D卷积计算分解为多1-D卷积计算窗口并行计算以及采用图像数据以行或列主导Zigzag扫描格式输入的策略，减少了片上存储器的容量，降低了片上资源开销；并且2-D卷积器能接受行或列主导Zigzag扫描格式这两种不同图像数据输入格式的特点，使得本2-D卷积器适用于不同的应用系统；通过调整中间结果暂存单元各双端口SRAM的深度W，在片上存储器容量和外部带宽之间做出较好的折中，带来系统设计的灵活性。与现有的2-D卷积器相比，本发明占用的硬件资源少，吞吐率可以满足大多数图像处理系统的实时性要求，可用于实现低成本嵌入式系统中2-D卷积计算。本发明属于超大规模集成电路结构设计领域。
-
公开(公告)号：CN101957995A
公开(公告)日：2011-01-26
申请号：CN201010506677.4
申请日：2010-10-14
Applicant: 华中科技大学
IPC: G06T7/00
Abstract: 本发明公开了一种图像中关联像素点的检测及提取方法，用于对图像多个像素行间的连续的前景点组成的局部连通域进行抽取和表达。本发明还公开了一种基于上述检测提取方法对图像进行标记的方法，本方法分为三个阶段：条带的抽取和表达阶段，条带间的归并阶段，最终的标记值赋值阶段，其中，把图像的两相邻像素行间的连续的前景点组成的局部连通域定义为“条带”，把一行内连续的前景点组成的局部连通域定义为“线段”。本发明提高了关联像素点的检测效率，克服现有标记方法较高附加内存开销的不利情况，进一步提高标记方法的速度，从而完成高速苛刻的图像数据标记工作。
-
公开(公告)号：CN101859289B
公开(公告)日：2012-06-13
申请号：CN201010196754.0
申请日：2010-06-11
Applicant: 华中科技大学
IPC: G06F13/38
Abstract: 一种片外存储器访问控制器，用于实现嵌入式SoC芯片对外部存储器的访问，该控制器包括统一时序逻辑生成和控制单元(201)，时序特征码存储器(202)，可配置寄存器文件单元(203)，辅助定时刷新及计数模块(204)，地址生成单元(205)，数据传输通道(206)，片上总线接口(208)和外部存储器接口(209)。本发明通过特征码的形式将所有可能时序纳入到统一的设计结构中去，减少了繁琐的设计工作，并能够进一步的获得更紧凑的版图。这种统一的架构也为以后功能的进一步扩展和可重用性的提高打下了基础。
-
公开(公告)号：CN101859289A
公开(公告)日：2010-10-13
申请号：CN201010196754.0
申请日：2010-06-11
Applicant: 华中科技大学
IPC: G06F13/38
Abstract: 一种片外存储器访问控制器，用于实现嵌入式SoC芯片对外部存储器的访问，该控制器包括统一时序逻辑生成和控制单元(201)，时序特征码存储器(202)，可配置寄存器文件单元(203)，辅助定时刷新及计数模块(204)，地址生成单元(205)，数据传输通道(206)，片上总线接口(208)和外部存储器接口(209)。本发明通过特征码的形式将所有可能时序纳入到统一的设计结构中去，减少了繁琐的设计工作，并能够进一步的获得更紧凑的版图。这种统一的架构也为以后功能的进一步扩展和可重用性的提高打下了基础。
-
公开(公告)号：CN102306142B
公开(公告)日：2014-05-07
申请号：CN201110231430.0
申请日：2011-08-11
Applicant: 华中科技大学
CPC classification number: Y02D10/13
Abstract: 本发明公开了一种FFT倒序操作存储器数据调度方法及电路，使用两块N/2深度单端口存储器进行数据调度，充分发挥单端口存储器的面积和功耗优势，有效减少了片上存储器面积；采用统一的数据暂停信号和读后便写的读写策略，使得该设计能够等待外部数据的暂停，而不丢失数据和影响读写时序；采用固定规则的N个时钟数据延迟，有效避免了使用较大FIFO存储器实现最短延迟时间的检测逻辑。本发明具有灵活的可配置性和可扩展性，最大程度地避免了不同点数对于存储器容量和控制逻辑的依赖；与现有的倒序操作方法相比，本发明占用的资源少，可配置灵活性好，能够处理带中断暂停的连续数据流。
-
-
-
-
-
-
Search Results
7
records
(took 0.023 seconds)
