-
公开(公告)号：CN113284790B
公开(公告)日：2023-08-22
申请号：CN202110448871.X
申请日：2021-04-25
Applicant: 中国科学院半导体研究所 , 北京邮电大学
IPC: H01L21/02
Abstract: 本发明提供一种抑制反相畴与穿透位错生成的硅基III‑V族材料外延方法。该方法包括：A)硅衬底清洗：采用强氧化性的化学试剂或等离子体对硅衬底进行清洗，强化硅衬底表面奇数原子台阶处和偶数原子台阶处化学性质的差异；B)硅衬底热处理：在低于常规温度或在常规温度下对步骤A)清洗后的硅衬底实施热处理；C)硅衬底上外延生长：在经步骤B)热处理后的硅衬底上进行III‑V族材料外延生长。本发明提供的方法能够抑制硅基III‑V族材料外延中反相畴与穿透位错生成，具有操作简便、实用性高的特点。
-
公开(公告)号：CN114566423B
公开(公告)日：2025-05-09
申请号：CN202011359732.1
申请日：2020-11-27
Applicant: 北京邮电大学
IPC: H01L21/02
Abstract: 本发明实施例提供一种硅上III‑V族半导体外延结构及其制备方法，该方法包括：在硅衬底上直接或间接生长适配层；在所述适配层上直接或间接生长III‑V族半导体目标外延结构；其中，所述适配层包括三元系III族砷化物适配层或二元系III‑V族化合物适配层。该方法生长工艺简单，易调控，对生长设备没有特殊要求。特别是，降低穿透位错密度所需的适配层的厚度薄，使得后续通过增加层数和厚度来优化III‑V族半导体外延结构变为可能，利于硅上高性能III‑V族半导体器件的制备。
-
Patent Agency Ranking
公开(公告)号：CN114678264A
公开(公告)日：2022-06-28
申请号：CN202210220200.2
申请日：2022-03-08
Applicant: 北京邮电大学 , 中国科学院半导体研究所
IPC: H01L21/20 , H01L21/324
Abstract: 本发明提供一种硅基III‑V族半导体材料的制备方法，该方法包括在硅衬底上至少两次重复生长以弱关联晶化为特征的III‑V族半导体基本外延结构单元。每个基本外延结构单元自下而上都包括低温层、中温层和高温层三层，且在高温层生长过程中须插入热循环退火。该方法使得低温层的顶部与底部区域实现彼此弱关联的晶化，同时使得高温层连同中温层的顶部区域与中温层底部区域实现彼此弱关联的晶态纯化，从而实现高温层晶体质量的优化。基于类似的机理，该基本外延结构单元的重复生长可进一步提高目标外延层(即完整结构顶部外延层)的晶体质量。采用本方法可制备穿透位错密度极低的硅基III‑V族半导体材料。
-
公开(公告)号：CN109459817B
公开(公告)日：2020-01-07
申请号：CN201811453417.8
申请日：2018-11-30
Applicant: 北京邮电大学
IPC: G02B6/136
Abstract: 本发明实施例提供了一种单片硅基光电集成芯片的制备方法，通过在SOI衬底上刻蚀图形窗口来生长激光器结构，通过在SOI衬底中的硅波导层上生长探测器结构，激光器和探测器通过刻蚀出的硅波导结构连接，从而实现了片上激光器、探测器以及硅波导结构的集成。本发明实施例中提供的单片硅基光电集成芯片的制备方法，通过直接刻蚀图形窗口来生长激光器结构，具有高重复性和可靠性，能够大规模的制备，大大降低了成本，具有很好的应用前景，弥补了目前无法通过直接选区外延的方式实现可实用的片上光电集成的空白，特别是弥补了激光器与其他器件的片上集成问题。
-
公开(公告)号：CN114566423A
公开(公告)日：2022-05-31
申请号：CN202011359732.1
申请日：2020-11-27
Applicant: 北京邮电大学
IPC: H01L21/02
Abstract: 本发明实施例提供一种硅上III‑V族半导体外延结构及其制备方法，该方法包括：在硅衬底上直接或间接生长适配层；在所述适配层上直接或间接生长III‑V族半导体目标外延结构；其中，所述适配层包括三元系III族砷化物适配层或二元系III‑V族化合物适配层。该方法生长工艺简单，易调控，对生长设备没有特殊要求。特别是，降低穿透位错密度所需的适配层的厚度薄，使得后续通过增加层数和厚度来优化III‑V族半导体外延结构变为可能，利于硅上高性能III‑V族半导体器件的制备。
-
公开(公告)号：CN113284790A
公开(公告)日：2021-08-20
申请号：CN202110448871.X
申请日：2021-04-25
Applicant: 中国科学院半导体研究所 , 北京邮电大学
IPC: H01L21/02
Abstract: 本发明提供一种抑制反相畴与穿透位错生成的硅基III‑V族材料外延方法。该方法包括：A)硅衬底清洗：采用强氧化性的化学试剂或等离子体对硅衬底进行清洗，强化硅衬底表面奇数原子台阶处和偶数原子台阶处化学性质的差异；B)硅衬底热处理：在低于常规温度或在常规温度下对步骤A)清洗后的硅衬底实施热处理；C)硅衬底上外延生长：在经步骤B)热处理后的硅衬底上进行III‑V族材料外延生长。本发明提供的方法能够抑制硅基III‑V族材料外延中反相畴与穿透位错生成，具有操作简便、实用性高的特点。
-
公开(公告)号：CN109459817A
公开(公告)日：2019-03-12
申请号：CN201811453417.8
申请日：2018-11-30
Applicant: 北京邮电大学
IPC: G02B6/136
Abstract: 本发明实施例提供了一种单片硅基光电集成芯片的制备方法，通过在SOI衬底上刻蚀图形窗口来生长激光器结构，通过在SOI衬底中的硅波导层上生长探测器结构，激光器和探测器通过刻蚀出的硅波导结构连接，从而实现了片上激光器、探测器以及硅波导结构的集成。本发明实施例中提供的单片硅基光电集成芯片的制备方法，通过直接刻蚀图形窗口来生长激光器结构，具有高重复性和可靠性，能够大规模的制备，大大降低了成本，具有很好的应用前景，弥补了目前无法通过直接选区外延的方式实现可实用的片上光电集成的空白，特别是弥补了激光器与其他器件的片上集成问题。
-
-
-
-
-
-
Search Results
7
records
(took 0.022 seconds)
