公开(公告)号：CN117316942A

公开(公告)日：2023-12-29

申请号：CN202311140591.8

申请日：2023-09-06

Applicant: 北京计算机技术及应用研究所

Inventor： 樊周华 ,  聂震 ,  张浩 ,  翟伟博

IPC: H01L25/16 ,  G06F15/78 ,  H01L23/498 ,  H01L23/528 ,  H01L23/538

Abstract: 本发明属于芯片设计领域，公开一种新型的异构多核信息处理SIP模块，包括堆叠的底板、第一层和第二层，第一层处于所述底板和所述第二层之间，底板用于实现SIP模块的外部信号输出，以及电源管脚输入，由引线桥和PGA管脚在封装载板上布局布线而成；第一层包括DSP、FLASH、SDRAM，DSP之间的互连信号在本层内完成，DSP和FPGA之间的互联信号通过桥连表面激光雕刻实现，布线时，FPGA与DSP间的通信接口信号线、地址线、数据线等长且阻抗匹配；第二层包括FPGA及PROM，FPGA和DSP之间的互联信号通过桥连表面激光雕刻输入输出，FPGA引出信号直接到桥连做模块管脚信号。本发明能使产品在有限的体积、重量和功耗的情况下实现更高的信息处理能力，保证产品拥有更高的机动性和实时性。