一种高电压薄膜晶体管
    1.
    发明授权

    公开(公告)号:CN113471296B

    公开(公告)日:2024-03-15

    申请号:CN202110589125.2

    申请日:2021-05-28

    Abstract: 本申请揭示了一种高电压薄膜晶体管,包括:衬底、栅电极材料、厚栅介质层、薄栅介质层、半导体薄膜材料层、钝化层、源电极、漏电极,其中:栅电极材料位于衬底的部分区域上;厚栅介质层的厚度大于薄栅介质层的厚度,厚栅介质层位于衬底上且与栅电极材料一侧边相贴合,薄栅介质层覆盖于衬底、栅电极材料以及厚栅介质层的上方;源电极位于半导体薄膜材料层第一端上方,漏电极位于半导体薄膜材料层第二端上方,钝化层位于源电极和漏电极之间。本申请通过将栅介质层分为两种厚度,与源电极相连的栅介质层厚度较薄,与漏端连接的栅介质层厚度较厚,半导体薄膜材料覆盖栅介质层,并且与源电极和漏电极连接,形成导电通道;能够耐受更高的电压。

    一种高电压薄膜晶体管
    2.
    发明公开

    公开(公告)号:CN113471296A

    公开(公告)日:2021-10-01

    申请号:CN202110589125.2

    申请日:2021-05-28

    Abstract: 本申请揭示了一种高电压薄膜晶体管,包括:衬底、栅电极材料、厚栅介质层、薄栅介质层、半导体薄膜材料层、钝化层、源电极、漏电极,其中:栅电极材料位于衬底的部分区域上;厚栅介质层的厚度大于薄栅介质层的厚度,厚栅介质层位于衬底上且与栅电极材料一侧边相贴合,薄栅介质层覆盖于衬底、栅电极材料以及厚栅介质层的上方;源电极位于半导体薄膜材料层第一端上方,漏电极位于半导体薄膜材料层第二端上方,钝化层位于源电极和漏电极之间。本申请通过将栅介质层分为两种厚度,与源电极相连的栅介质层厚度较薄,与漏端连接的栅介质层厚度较厚,半导体薄膜材料覆盖栅介质层,并且与源电极和漏电极连接,形成导电通道;能够耐受更高的电压。

Patent Agency Ranking