一种抗物理攻击的屏蔽检测电路

    公开(公告)号:CN107944309A

    公开(公告)日:2018-04-20

    申请号:CN201711053178.2

    申请日:2017-10-31

    Abstract: 屏蔽检测电路由发送模块、延时校准模块、屏蔽保护层、检测模块以及控制逻辑模块组成。检测电路交替采用并行线检测以及单线检测两种方式进行检测,两者相辅相成,实现对屏蔽线断开、短路、探测以及断开重布线等物理攻击的检测保护。延时校准模块实现在Wafer测试阶段延时测量以及正常运行阶段的延时校准,提高了屏蔽线检测电路的检测灵敏度。

Patent Agency Ranking