-
公开(公告)号：CN113627120A
公开(公告)日：2021-11-09
申请号：CN202111094793.4
申请日：2021-09-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F30/394
Abstract: 本发明公开了一种超导集成电路布局优化方法和装置、存储介质和终端，其中方法包括：对待布局网表进行模块化处理获取分割模块，并对所有分割模块进行布局优化得到优化电路布局；其中，对分割模块进行布局优化包括：确定分割模块所需布局空间大小；对分割模块中所有逻辑门单元进行位置排布优化；将结果映射到布局规划中获取分割模块的版图布局；将分割模块中的所有汇流缓冲器单元放置到版图布局中，并通过第二全局优化器对版图布局中的所有单元进行位置优化，而后对版图布局中所有包含时钟的逻辑门单元进行时钟优化；本发明实现大规模超导集成电路的自动版图布局优化，替代原有的手动设计流程，提高超导集成电路的设计规模并缩短设计迭代周期。
-
公开(公告)号：CN113095015A
公开(公告)日：2021-07-09
申请号：CN202110500919.7
申请日：2021-05-08
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F30/34 , G06F115/10
Abstract: 本发明的SFQ时序电路综合计算方法、系统以及终端，分别对SFQ逻辑门状态机的状态机描述分别进行解释以及编译获得该状态机的状态转移集合信息，并对所述状态转移集合信息分解为一或多个子状态机，并将各子状态机与SFQ逻辑单元库中的各单元门进行映射，并基于各子状态机的映射结果，对各子状态机进行重组，以获得SFQ时序逻辑电路结构。本发明利用了SFQ逻辑门自有的优势，直接完成从SFQ逻辑门状态机到SFQ时序电路的逻辑映射，减少了中间模拟CMOS逻辑门、组成CMOS时序状态机的两步操作，提高了SFQ时序电路的逻辑综合成功率以及对SFQ单元库的利用率，使SFQ时序电路的大规模自动化设计更加高效，并解决现有技术的问题。
-
公开(公告)号：CN113807043B
公开(公告)日：2024-06-18
申请号：CN202111094822.7
申请日：2021-09-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F30/392 , G06F30/394 , G06F30/396 , G06F30/398
Abstract: 本发明公开了时钟树综合和布局混合优化方法和装置、存储介质和终端，其中方法包括获取所有时钟端口的坐标位置，并获取所有时钟端口的逻辑深度；基于所有时钟端口的逻辑深度对所有时钟端口分组得到多个逻辑深度组，并获取每个逻辑深度组的分割点；基于逻辑深度组的分割点计算主干节点，并连接形成时钟树主轨道；计算逻辑深度组中所有叶节点，并将其连接到时钟树主轨道上；将所有主干节点和所有叶节点转化为虚拟单元，并将所有虚拟单元和待优化电路版图内的所有逻辑门均作为可移动单元得到优化后的电路板图。本发明进一步提升了超导集成电路，尤其是SFQ逻辑中的Bit‑Slice电路结构的时钟树性能和布局效果，为后续电路的布线优化提供了更优化的版图布局。
-
公开(公告)号：CN113779924A
公开(公告)日：2021-12-10
申请号：CN202111093209.3
申请日：2021-09-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F30/394
Abstract: 本发明公开了一种超导集成电路的布线优化方法和装置、存储介质和终端，其中方法包括：基于待优化电路的版图信息和电路网表获取逻辑门坐标互连线，对所有坐标互连线进行布线运算，将布线成功的运算结果存储到预设数据库中，并将布线失败对应的坐标互连线添加到失败队列中；基于失败队列获取最优布线结果；再分别基于减少路径延时方式和/或增加路径延时方式对最优布线结果中的时钟互连线和信号互连线进行优化，得到待优化电路的优化布线结果。本发明实现了超导集成电路布局后的自动布线问题，降低设计成本，减少手动布线所带来的设计时间开销。
-
公开(公告)号：CN114814423B
公开(公告)日：2025-05-13
申请号：CN202210420508.1
申请日：2022-04-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01R31/00
Abstract: 本发明提供一种超导逻辑器件时序参数的测量电路，包括第一输入接口单元、输出接口单元、分路器单元、至少两个第一缓冲器单元、至少一个第二缓冲器单元、至少一个第三缓冲器单元及至少两个第四缓冲器单元；分路器单元的输入端通过级联的至少两个第一缓冲器单元连接至第一输入接口单元，第一输出端通过至少一个第二缓冲器单元连接至待测逻辑器件的数据端，第二输出端通过至少一个第三缓冲器单元连接至待测逻辑器件的时钟端；待测逻辑器件的输出端通过级联的至少两个第四缓冲器单元连接至输出接口单元；其中，第二缓冲器单元和第三缓冲器单元的数量相同。通过本发明提供的测量电路，解决了现有技术中无此种测量电路的问题。
-
Patent Agency Ranking
公开(公告)号：CN113987993B
公开(公告)日：2024-08-16
申请号：CN202111249698.7
申请日：2021-10-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F30/392 , G06F119/02
Abstract: 本发明公开了一种超导集成电路的功耗分析方法和装置、存储介质和终端，其中方法包括：获取原理图数据和版图数据，基于原理图数据对待分析电路中的耗能器件进行仿真获取耗能器件的功耗数据，并获取所有耗能器件与对应时间功耗的映射关系；基于版图数据对版图进行重建获取重建版图，基于所属单元门的源点坐标和旋转方向分别获取所有耗能器件的绝对坐标；将所有耗能器件与对应时间功耗的映射关系和所有所述耗能器件的绝对坐标进行匹配，获取待分析电路的功耗等高线数据，并对功耗等高线数据进行渲染获取所述待分析电路的功耗分析结果。即本发明方法可用于辅助超导集成原理图、版图设计，优化超导集成电路的功耗设计，提高超导集成电路设计的可靠性。
-
公开(公告)号：CN113779924B
公开(公告)日：2023-09-12
申请号：CN202111093209.3
申请日：2021-09-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F30/394
Abstract: 本发明公开了一种超导集成电路的布线优化方法和装置、存储介质和终端，其中方法包括：基于待优化电路的版图信息和电路网表获取逻辑门坐标互连线，对所有坐标互连线进行布线运算，将布线成功的运算结果存储到预设数据库中，并将布线失败对应的坐标互连线添加到失败队列中；基于失败队列获取最优布线结果；再分别基于减少路径延时方式和/或增加路径延时方式对最优布线结果中的时钟互连线和信号互连线进行优化，得到待优化电路的优化布线结果。本发明实现了超导集成电路布局后的自动布线问题，降低设计成本，减少手动布线所带来的设计时间开销。
-
公开(公告)号：CN119849412A
公开(公告)日：2025-04-18
申请号：CN202411915368.0
申请日：2024-12-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F30/392 , H10N69/00 , H10N60/12 , G06N10/20
Abstract: 本发明提供一种超导集成电路及电子产品，包括：逻辑芯片、基板及凸点结构；逻辑芯片上设置有超导逻辑电路，基板的上表面设置有偏置网络；其中，逻辑芯片及凸点结构设置于基板的上表面，超导逻辑电路上表面的偏置电流馈电点与偏置网络通过凸点结构电连接。本发明避免了电流在片上汇集对电路性能产生的不利影响，提高电路的稳定性；解决了现有技术下电感版图占用面积大，大规模电路布线困难的问题。
-
公开(公告)号：CN117473914A
公开(公告)日：2024-01-30
申请号：CN202311457022.6
申请日：2023-11-03
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F30/32 , G06F8/41 , G06F115/12
Abstract: 本发明提供一种数字集成电路的有限状态机提取方法和装置，方法至少包括对数字集成电路的硬件描述语言进行编译得到语法树；对所述语法树进行分析提取数字集成电路的数据流图；对所述数据流图进行处理得到与当前状态对应的状态转移表；对所述与当前状态对应的状态转移表进行处理得到有限状态机的输出映射表。相较于现有技术，本发明有限状态机的使用场景应用更广泛。
-
公开(公告)号：CN113807043A
公开(公告)日：2021-12-17
申请号：CN202111094822.7
申请日：2021-09-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F30/392 , G06F30/394 , G06F30/396 , G06F30/398
Abstract: 本发明公开了时钟树综合和布局混合优化方法和装置、存储介质和终端，其中方法包括获取所有时钟端口的坐标位置，并获取所有时钟端口的逻辑深度；基于所有时钟端口的逻辑深度对所有时钟端口分组得到多个逻辑深度组，并获取每个逻辑深度组的分割点；基于逻辑深度组的分割点计算主干节点，并连接形成时钟树主轨道；计算逻辑深度组中所有叶节点，并将其连接到时钟树主轨道上；将所有主干节点和所有叶节点转化为虚拟单元，并将所有虚拟单元和待优化电路版图内的所有逻辑门均作为可移动单元得到优化后的电路板图。本发明进一步提升了超导集成电路，尤其是SFQ逻辑中的Bit‑Slice电路结构的时钟树性能和布局效果，为后续电路的布线优化提供了更优化的版图布局。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.046 seconds)
