-
公开(公告)号：CN109167664B
公开(公告)日：2021-03-02
申请号：CN201810677599.0
申请日：2018-06-27
Applicant: 东南大学
Abstract: 本发明公开了一种基于异或门的可重构环形振荡器PUF电路，包括PUF延迟模块和末端控制模块，其中PUF延迟模块包括n个串联延迟单元，末端控制模块包括类延迟单元和反馈控制单元；所述每个延迟单元作为FPGA的一个CLB及均包含由异或门和选择单元组成且结构不同的两个Slice，其中异或门根据输入的激励信号进行连线或形成反相器，选择单元根据激励信号决定正跳变信号所输入的异或门并形成通路，及得到单个RO振荡环的输出信号；所述类延迟单元将其作为输入及输出整个RO振荡环的输出信号，反馈控制单元将其和反馈控制信号作为两个输入，处理获得和输出整个RO振荡环的输出信号。本发明具有简单易实现，可靠性、稳定性、随机性高，消耗资源少，激励响应对多等特点。
-
公开(公告)号：CN110336663B
公开(公告)日：2021-11-30
申请号：CN201910514061.2
申请日：2019-06-14
Applicant: 东南大学
Abstract: 本发明公开了一种基于区块链技术的PUFs群对群认证方案，利用区块链技术的去中心化、点对点、信任制造机器等特征，消除了原始PUFs认证中存在的诸多根本性弊端。本发明消除了原始PUFs认证中中心服务器的存在，进而消除中心服务器遭受攻击导致认证数据泄露，最终导致认证失败等情况的发生；可以检测、替换出现损坏情况的PUFs，这在原始的PUFs认证过程中是从未被考虑过的问题。
-
公开(公告)号：CN107729774B
公开(公告)日：2021-02-19
申请号：CN201710953022.3
申请日：2017-10-13
Applicant: 东南大学
Abstract: 本发明公开了一种基于反馈延时差调整的高稳定APUF电路，包括：PUF延时链模块、正跳变信号加载模块、反馈控制模块、计数器模块、仲裁器，通过将PUF延时链模块输出的正跳变信号反馈重新施加给PUF延时链模块，扩大上下两条路径中的正跳变信号到达仲裁器的时序差别，以克服仲裁器的亚稳态，使仲裁器稳定地输出0或1，从而提高APUF的稳定性。本发明提出的高稳定APUF电路具有高稳定性、实现简单、资源消耗少等特点。
-
公开(公告)号：CN107729774A
公开(公告)日：2018-02-23
申请号：CN201710953022.3
申请日：2017-10-13
Applicant: 东南大学
CPC classification number: Y02D50/10 , G06F21/73 , G06F2221/2103 , H04L9/3278
Abstract: 本发明公开了一种基于反馈延时差调整的高稳定APUF电路，包括：PUF延时链模块、正跳变信号加载模块、反馈控制模块、计数器模块、仲裁器，通过将PUF延时链模块输出的正跳变信号反馈重新施加给PUF延时链模块，扩大上下两条路径中的正跳变信号到达仲裁器的时序差别，以克服仲裁器的亚稳态，使仲裁器稳定地输出0或1，从而提高APUF的稳定性。本发明提出的高稳定APUF电路具有高稳定性、实现简单、资源消耗少等特点。
-
公开(公告)号：CN110232293B
公开(公告)日：2020-11-17
申请号：CN201910428090.7
申请日：2019-05-22
Applicant: 东南大学
IPC: G06F21/75
Abstract: 本发明涉及信息安全技术领域，具体涉及基于最大延时子链与最小延时子链级联的APUF电路。APUF电路包括：阶跃信号产生器模块、上通路电路模块、下通路电路模块和仲裁器模块。上、下通路电路模块均由最大延时子链与最小延时子链级联构成。上、下通路电路模块中级联的最大延时子链数量与最小延时子链数量相同，并且上通路电路模块中级联的延时子链的总数量，与下通路电路模块中级联的延时子链的总数量相同。其中最大延时子链的仲裁器是与门，最小延时子链的仲裁器是或门。该抗攻击APUF电路增加了非线性，具有一定抗攻击能力、较高唯一性、以及与其他抗攻击方案相比稳定性下降较少的优点。
-
Patent Agency Ranking
公开(公告)号：CN107733655B
公开(公告)日：2020-10-09
申请号：CN201710953025.7
申请日：2017-10-13
Applicant: 东南大学
Abstract: 本发明公开了一种基于多项式重构的APUF安全认证方法，该方法包括注册和认证两个阶段。在注册阶段，服务器随机产生大量激励和一个随机数k，APUF产生相应的响应作为横坐标。在以CRC编码后k为系数的多项式中找出相对应的真实点，并加入大量的杂凑点形成点集V。将激励、点集V以及哈希后的多项式系数hash(k)保存在服务器端。在认证阶段，用户手中PUF电路产生响应并随机化，在点集V中查询相对应的真实点用于构造多项式，得到多项式系数。hash()与hash(k)进行对比认证，相同则认证成功。本发明APUF响应随机化处理以及杂凑点的加入，可以抗机器学习攻击保证数据安全可靠。
-
公开(公告)号：CN110232293A
公开(公告)日：2019-09-13
申请号：CN201910428090.7
申请日：2019-05-22
Applicant: 东南大学
IPC: G06F21/75
Abstract: 本发明涉及信息安全技术领域，具体涉及基于最大延时子链与最小延时子链级联的APUF电路。APUF电路包括：阶跃信号产生器模块、上通路电路模块、下通路电路模块和仲裁器模块。上、下通路电路模块均由最大延时子链与最小延时子链级联构成。上、下通路电路模块中级联的最大延时子链数量与最小延时子链数量相同，并且上通路电路模块中级联的延时子链的总数量，与下通路电路模块中级联的延时子链的总数量相同。其中最大延时子链的仲裁器是与门，最小延时子链的仲裁器是或门。该抗攻击APUF电路增加了非线性，具有一定抗攻击能力、较高唯一性、以及与其他抗攻击方案相比稳定性下降较少的优点。
-
公开(公告)号：CN108683505A
公开(公告)日：2018-10-19
申请号：CN201810376715.5
申请日：2018-04-25
Applicant: 东南大学
IPC: H04L9/32
CPC classification number: H04L9/3278
Abstract: 本发明公开了一种高安全性APUF电路结构，包括n+1/2个单元和两个仲裁器，其中每个单元包括四个反相器和四个4选1多路选择器；该电路结构包含四条信号路径，每条信号路径由每个单元的一个反相器和一个多路选择器间隔排列构成，输入激励中每两位激励组成多路选择器的地址输入端信号，且其四个数据输入端连接至四个反相器形成交叉连接，多路选择器的输出端连接到下一个单元的反相器，以及将最后一个单元中第一和第四个多路选择器的数据输出端连接至同一个仲裁器，剩余两个多路选择器的数据输出端连接至另一个仲裁器，并根据两个仲裁器的输出进行异或得到响应。本发明每一个激励对应一个结构，没有固定的模型，具有较强的抗模型攻击能力和较高的唯一性。
-
公开(公告)号：CN110336663A
公开(公告)日：2019-10-15
申请号：CN201910514061.2
申请日：2019-06-14
Applicant: 东南大学
Abstract: 本发明公开了一种基于区块链技术的PUFs群对群认证方案，利用区块链技术的去中心化、点对点、信任制造机器等特征，消除了原始PUFs认证中存在的诸多根本性弊端。本发明消除了原始PUFs认证中中心服务器的存在，进而消除中心服务器遭受攻击导致认证数据泄露，最终导致认证失败等情况的发生；可以检测、替换出现损坏情况的PUFs，这在原始的PUFs认证过程中是从未被考虑过的问题。
-
公开(公告)号：CN107733655A
公开(公告)日：2018-02-23
申请号：CN201710953025.7
申请日：2017-10-13
Applicant: 东南大学
Abstract: 本发明公开了一种基于多项式重构的APUF安全认证方法，该方法包括注册和认证两个阶段。在注册阶段，服务器随机产生大量激励和一个随机数k，APUF产生相应的响应作为横坐标。在以CRC编码后k为系数的多项式中找出相对应的真实点，并加入大量的杂凑点形成点集V。将激励、点集V以及哈希后的多项式系数hash(k)保存在服务器端。在认证阶段，用户手中PUF电路产生响应并随机化，在点集V中查询相对应的真实点用于构造多项式，得到多项式系数。hash()与hash(k)进行对比认证，相同则认证成功。本发明APUF响应随机化处理以及杂凑点的加入，可以抗机器学习攻击保证数据安全可靠。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.014 seconds)
