公开(公告)号：CN118551439A

公开(公告)日：2024-08-27

申请号：CN202410615273.0

申请日：2024-05-17

Applicant: 东南大学建筑设计研究院有限公司 ,  东南大学

Inventor： 张亚伟 ,  王嘉城

IPC: G06F30/13 ,  G06F30/20

Abstract: 本发明提供数字化假山架空框架自动生成方法技术方案，包括步骤（1）进行假山方案的数字采集；（2）进行假山内部模数格网单元生成；（3）进行假山模版格网的合并；（4）进行挑板结构生成；（5）进行梁柱结构的生成；（6）进行假山体积重量的计算；（7）进行假山方案调整和比选。本发明大大减少假山架空框架设计的时间和工作量。

公开(公告)号：CN102946247B

公开(公告)日：2015-03-18

申请号：CN201210442638.1

申请日：2012-11-08

Applicant: 东南大学

Inventor： 刘新宁 ,  王镇 ,  杨军 ,  曹华洋 ,  孙声震 ,  张亚伟

IPC: H03K23/00

Abstract: 一种串行数字音频总线I2S接口时钟电路的分频电路，包括串行时钟SCLK产生模块SCLK_GEN、字段选择信号WS产生模块WS_GEN和配置分频因子模块DIV_GEN；步骤1）DIV_GEN根据I2S主时钟MCLK频率值Fmclk、采样频率FWS即字段选择信号WS信号的频率、采样位数ws_length，计算出分频因子N1和N2两个值，其中N1的值为偶数；步骤2）N1和N2输入到SCLK_GEN，由SCLK_GEN产生串行时钟SCLK；步骤3）SCLK输入到WS_GEN，由WS_GEN产生WS；WS_GEN是一个可配置分频器，分频值N=ws_length×2。本发明利用两个分频因子，对MCLK分频得到非等周期的SCLK，进而再产生相应的WS信号，减少PLL电路以及额外晶振的使用，达到降低成本和减少面积。

公开(公告)号：CN102946247A

公开(公告)日：2013-02-27

申请号：CN201210442638.1

申请日：2012-11-08

Applicant: 东南大学

Inventor： 刘新宁 ,  王镇 ,  杨军 ,  曹华洋 ,  孙声震 ,  张亚伟

IPC: H03K23/00

Abstract: 一种串行数字音频总线I2S接口时钟电路的分频电路，包括串行时钟SCLK产生模块SCLK_GEN、字段选择信号WS产生模块WS_GEN和配置分频因子模块DIV_GEN；步骤1）DIV_GEN根据I2S主时钟MCLK频率值Fmclk、采样频率FWS即字段选择信号WS信号的频率、采样位数ws_length，计算出分频因子N1和N2两个值，其中N1的值为偶数；步骤2）N1和N2输入到SCLK_GEN，由SCLK_GEN产生串行时钟SCLK；步骤3）SCLK输入到WS_GEN，由WS_GEN产生WS；WS_GEN是一个可配置分频器，分频值N=ws_length×2。本发明利用两个分频因子，对MCLK分频得到非等周期的SCLK，进而再产生相应的WS信号，减少PLL电路以及额外晶振的使用，达到降低成本和减少面积。

公开(公告)号：CN102291110B

公开(公告)日：2013-01-02

申请号：CN201110166958.4

申请日：2011-06-21

Applicant: 东南大学

Inventor： 单伟伟 ,  赵涛 ,  张亚伟 ,  吕宇翔 ,  刘君寅 ,  顾昊琳 ,  时龙兴

IPC: H03K17/22

CPC classification number: H03K17/20 ,  H03K17/223

Abstract: 本发明公开了一种具有零静态电流消耗和稳定起拉电压的上电复位电路，包括电源开关、与电源开关相连接并输出电压检测信号的带隙比较器电路及电流比较电路、锁存电压检测信号并输出锁存信号的状态锁存电路、缓冲锁存信号的输出缓冲电路和欠压检测电路；通过在上电复位之后切断带隙比较器电路和电流比较电路的电源来实现复位稳定后的零静态电流消耗。当检测到电源电压低于系统正常工作所需阈值时，欠压检测电路将拉低状态锁存电路输出端的电平，重新接通带隙比较器电路和电流比较电路的电源，系统复位。本发明具有高可靠性，起拉电压稳定，受电源上电速率、温度和工艺偏差影响较小，静态功耗小，可集成于低功耗应用的SOC芯片中。

公开(公告)号：CN221213267U

公开(公告)日：2024-06-25

申请号：CN202322919666.4

申请日：2023-10-30

Applicant: 东南大学建筑设计研究院有限公司

Inventor： 杨冬辉 ,  张亚伟 ,  吴正兵

IPC: B44C5/06

Abstract: 本申请涉及一种屋顶大体量假山堆叠结构，涉及园林景观工程领域，其包括承载框架、架空框架、悬挑板和假山石；承载框架上设有加固反梁和上翻加固梁；架空框架固定在承载框架、加固反梁和上翻加固梁上；悬挑板固定于承载框架外侧；假山石固定于架空框架和悬挑板；本申请中的假山堆叠结构采用天然块石，质感和耐久性得到提升，同时采用架空框架的形式来配合假山石堆叠，在减轻楼面载荷的基础上实现了大体量假山布置，兼顾了假山的多方面需求。

公开(公告)号：CN202978893U

公开(公告)日：2013-06-05

申请号：CN201220584975.X

申请日：2012-11-08

Applicant: 东南大学

Inventor： 刘新宁 ,  王镇 ,  杨军 ,  孙声震 ,  张亚伟

IPC: H03K23/00

Abstract: 一种串行数字音频总线I2S接口时钟电路的分频电路，包括串行时钟SCLK产生模块SCLK_GEN、字段选择信号WS产生模块WS_GEN和配置分频因子模块DIV_GEN；所述配置分频因子模块DIV_GEN的第一分频因子N1和第二N2分频因子数据输出端分别连接到串行时钟SCLK产生模块SCLK_GEN的两个分频因子数据输入端；所述串行时钟SCLK产生模块SCLK_GEN的I2S主时钟MCLK输入端接收外部I2S主时钟MCLK信号；所述串行时钟SCLK产生模块SCLK_GEN的串行时钟SCLK输出端连接所述字段选择信号WS产生模块WS_GEN的串行时钟SCLK输入端；字段选择信号WS产生模块WS_GEN的分频因子数据输入端接收外部分频因子数据；所述配置分频因子模块DIV_GEN采用分频值产生电路；所述字段选择信号WS产生模块WS_GEN和配置分频因子模块DIV_GEN都采用可配置分频器。