公开(公告)号：CN115547983A

公开(公告)日：2022-12-30

申请号：CN202210737888.1

申请日：2022-06-27

Applicant: 三星电子株式会社

Inventor： 郑煐陈 ,  金素罗 ,  朴海莉 ,  柳贵衍 ,  尹壮根

IPC: H01L23/538 ,  H01L27/11524 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11582 ,  H01L29/423

Abstract: 提供一种集成电路装置和电子系统。根据本发明构思的集成电路装置包括：半导体衬底，其包括单元区和连接区；栅极堆叠件，其包括多个栅电极和多个绝缘层，多个栅电极和多个绝缘层在水平方向上在半导体衬底的主表面上延伸，并且在竖直方向上交替地堆叠在半导体衬底的主表面上，栅极堆叠件在连接区中具有阶梯结构；以及连接区中的多个接触插塞，其中，在连接区的一部分中，多个栅电极中的位于最下层中的第一栅电极在水平方向上的第一长度小于位于第一栅电极上方的第二栅电极在水平方向上的第二长度。

公开(公告)号：CN111146208A

公开(公告)日：2020-05-12

申请号：CN201911069607.4

申请日：2019-11-05

Applicant: 三星电子株式会社

Inventor： 郑煐陈 ,  金素罗 ,  朴凤泰

IPC: H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11582

Abstract: 本发明公开了一种半导体器件包括：基板，包括存储单元区域和连接区域；多个栅电极，在存储单元区域和连接区域中；多个沟道结构，在存储单元区域中穿过所述多个栅电极并在垂直方向上延伸；以及多个焊盘层，在连接区域中从所述多个栅电极中的每个在第一方向上延伸。所述多个焊盘层在第二方向上以阶梯形式设置。该器件还包括多条虚设线，所述多条虚设线在第二方向上彼此相邻的两个焊盘层之间布置成在第一方向上的一行，并在第一方向上彼此间隔开地设置，其中焊盘连接区域在其间。焊盘连接区域与在第一方向上连续设置的两个焊盘层重叠。

公开(公告)号：CN111146208B

公开(公告)日：2024-02-02

申请号：CN201911069607.4

申请日：2019-11-05

Applicant: 三星电子株式会社

Inventor： 郑煐陈 ,  金素罗 ,  朴凤泰

IPC: H10B43/35 ,  H10B43/40 ,  H10B43/50 ,  H10B43/27

Abstract: 本发明公开了一种半导体器件包括：基板，包括存储单元区域和连接区域；多个栅电极，在存储单元区域和连接区域中；多个沟道结构，在存储单元区域中穿过所述多个栅电极并在垂直方向上延伸；以及多个焊盘层，在连接区域中从所述多个栅电极中的每个在第一方向上延伸。所述多个焊盘层在第二方向上以阶梯形式设置。该器件还包括多条虚设线，所述多条虚设线在第二方向上彼此相邻的两个焊盘层之间布置成在第一方向上的一行，并在第一方向上彼此间隔开地设置，其中焊盘连接区域在其间。焊盘连接区域与在第一方向上连续设置的两个焊盘层重叠。