公开(公告)号：CN113807493A

公开(公告)日：2021-12-17

申请号：CN202011402051.9

申请日：2020-12-02

Applicant: 三星电子株式会社

Inventor： 权纯完 ,  金旻帝 ,  金尚骏

IPC: G06N3/04 ,  G06N3/08 ,  G06F7/575

Abstract: 提供了执行浮点运算的神经网络设备及其操作方法。神经网络设备通过使用模拟交叉开关阵列执行针对块浮点格式的权重和输入激活的分数的乘积累加(MAC)运算，通过使用数字计算电路执行针对块浮点格式的权重和输入激活的共享指数的加法运算，和通过对MAC运算的结果与所述加法运算的结果进行组合来输出浮点输出激活的部分和。

公开(公告)号：CN115715089A

公开(公告)日：2023-02-24

申请号：CN202211000316.1

申请日：2022-08-19

Applicant: 三星电子株式会社

Inventor： 禹成妍 ,  金旻帝 ,  李雄燮 ,  俞东濬 ,  林珍洙

IPC: H10B43/10 ,  H10B43/35 ,  H10B43/40 ,  H10B43/50 ,  H10B43/20

Abstract: 提供了半导体装置和数据存储系统。半导体装置包括：包括第一堆叠区域和第二堆叠区域的堆叠结构；穿透堆叠结构的第一分隔结构和第二分隔结构；以及穿透堆叠结构的竖直结构，其包括与第一分隔结构间隔不同长度的第一竖直存储器结构和第二竖直存储器结构。第一竖直存储器结构和第二竖直存储器结构各自包括穿透第一堆叠区域的下部分和穿透第二堆叠区域的上部分。第一竖直存储器结构的上部分的上部区域的中心和第二竖直存储器结构的上部分的上部区域的中心之间的第一距离不同于第一竖直存储器结构的下部分的上部区域的中心和第二竖直存储器结构的下部分的上部区域的中心之间的第二距离。