公开(公告)号：CN116322030A

公开(公告)日：2023-06-23

申请号：CN202211597676.4

申请日：2022-12-12

Applicant: 三星电子株式会社

Inventor： 安皓均 ,  赵秀敏 ,  金范洙 ,  金河荣

IPC: H10B12/00

Abstract: 提供了一种用于制造半导体存储器装置的方法。所述方法包括：提供基底；蚀刻基底的在其中形成沟槽的部分；形成元件隔离膜，元件隔离膜填充沟槽并限定有源区域，其中，元件隔离膜包括覆盖沟槽的内侧壁和底表面的第一衬层，其中，第一衬层凹陷并暴露基底的角部；将氮掺杂到基底中；以及形成预栅极绝缘膜，预栅极绝缘膜沿着基底的暴露的角部和基底的上表面并在基底的暴露的角部和基底的上表面上延伸。预栅极绝缘膜包括：第一部分，位于基底的上表面上；以及第二部分，位于基底的角部上。第一部分的厚度小于第二部分的厚度。

公开(公告)号：CN114361158A

公开(公告)日：2022-04-15

申请号：CN202111090188.X

申请日：2021-09-17

Applicant: 三星电子株式会社

Inventor： 安皓均 ,  赵秀敏

IPC: H01L27/088

Abstract: 本公开提供了能够改善元件的性能和可靠性的半导体装置。所述半导体装置包括：基底，包括第一区域和第二区域；第一硅锗膜，共形地形成在第一区域的基底内部并且限定第一栅极沟槽；第一栅极绝缘膜，在第一硅锗膜上沿着第一栅极沟槽的轮廓延伸并且与第一硅锗膜接触；第一金属栅电极，位于第一栅极绝缘膜上；源/漏区，形成在基底内部并且设置在第一金属栅电极的两侧上；第二栅极绝缘膜，设置在第二区域中；以及第二金属栅电极，位于第二栅极绝缘膜上。