公开(公告)号：CN110389851A

公开(公告)日：2019-10-29

申请号：CN201910317233.7

申请日：2019-04-19

Applicant: 三星电子株式会社

Inventor： 朴廷桓 ,  吴台荣 ,  池亨晙 ,  河庆洙 ,  黄炯烈

IPC: G06F11/10 ,  G11C29/42

Abstract: 一种存储器设备包括：第一存储体和第二存储体；控制逻辑，被配置为接收命令并控制存储器设备的内部操作；以及错误校正码(ECC)电路，被配置为：基于来自控制逻辑的锁存控制信号，在锁存电路中保留响应于针对第一存储体的第一屏蔽写入(MWR)命令从第一存储体读取的第一读取数据；响应于从控制逻辑接收的第一写入控制信号，从其中保留在锁存电路中的第一读取数据与对应于第一MWR命令的第一写入数据合并的数据生成第一奇偶性；基于锁存控制信号控制ECC操作以在锁存电路中保留从第二存储体读取的第二读取数据。

公开(公告)号：CN110389851B

公开(公告)日：2024-11-01

申请号：CN201910317233.7

申请日：2019-04-19

Applicant: 三星电子株式会社

Inventor： 朴廷桓 ,  吴台荣 ,  池亨晙 ,  河庆洙 ,  黄炯烈

IPC: G06F11/10 ,  G11C29/42

Abstract: 一种存储器设备包括：第一存储体和第二存储体；控制逻辑，被配置为接收命令并控制存储器设备的内部操作；以及错误校正码(ECC)电路，被配置为：基于来自控制逻辑的锁存控制信号，在锁存电路中保留响应于针对第一存储体的第一屏蔽写入(MWR)命令从第一存储体读取的第一读取数据；响应于从控制逻辑接收的第一写入控制信号，从其中保留在锁存电路中的第一读取数据与对应于第一MWR命令的第一写入数据合并的数据生成第一奇偶性；基于锁存控制信号控制ECC操作以在锁存电路中保留从第二存储体读取的第二读取数据。