-
公开(公告)号：CN113206073A
公开(公告)日：2021-08-03
申请号：CN202110128305.0
申请日：2021-01-29
Applicant: 三星电子株式会社
Inventor： 李晟观
IPC: H01L25/18 , H01L21/50 , H01L23/498
Abstract: 提供了一种半导体封装件及其制造方法。所述半导体封装件包括：衬底；第一缓冲器芯片和第二缓冲器芯片，其位于衬底的上部上；多个非易失性存储器芯片，其位于衬底的上部上，并且包括第一非易失性存储器芯片和第二非易失性存储器芯片，第一非易失性存储器芯片电连接至第一缓冲器芯片，第二非易失性存储器芯片电连接至第二缓冲器芯片；多个外部连接端子，其连接至衬底的下部；以及再布线图案，其位于衬底内部。再布线图案被配置为将通过多个外部连接端子中的一个外部连接端子接收的外部电信号分叉为第一信号和第二信号，将第一信号发送至第一缓冲器芯片，并且将第二信号发送至第二缓冲器芯片。
-
公开(公告)号：CN110120387A
公开(公告)日：2019-08-13
申请号：CN201910088560.X
申请日：2019-01-29
Applicant: 三星电子株式会社
Abstract: 一种半导体封装，包括：包括外部端子在内的衬底；衬底上的第一半导体芯片，具有第一区域和第二区域；第一半导体芯片的第二区域上的至少一个第二半导体芯片，至少一个第二半导体芯片暴露第一半导体芯片的第一区域的顶表面；以及至少一个第二半导体芯片上的至少一个第三半导体芯片，其中，第一半导体芯片包括电连接到至少一个第二半导体芯片的第一焊盘；电连接到至少一个第三半导体芯片的第二焊盘；以及电连接到外部端子的第三焊盘，第一焊盘在第一区域的顶表面上，并且第二焊盘和第三焊盘中的至少一个在第二区域的顶表面上。
-
公开(公告)号：CN110120387B
公开(公告)日：2024-10-15
申请号：CN201910088560.X
申请日：2019-01-29
Applicant: 三星电子株式会社
Abstract: 一种半导体封装，包括：包括外部端子在内的衬底；衬底上的第一半导体芯片，具有第一区域和第二区域；第一半导体芯片的第二区域上的至少一个第二半导体芯片，至少一个第二半导体芯片暴露第一半导体芯片的第一区域的顶表面；以及至少一个第二半导体芯片上的至少一个第三半导体芯片，其中，第一半导体芯片包括电连接到至少一个第二半导体芯片的第一焊盘；电连接到至少一个第三半导体芯片的第二焊盘；以及电连接到外部端子的第三焊盘，第一焊盘在第一区域的顶表面上，并且第二焊盘和第三焊盘中的至少一个在第二区域的顶表面上。
-
-
Search Results
3
records
(took 0.02 seconds)
