公开(公告)号：CN112310096A

公开(公告)日：2021-02-02

申请号：CN202010756111.0

申请日：2020-07-31

Applicant: 三星电子株式会社

Inventor： 金智慧 ,  李在薰 ,  金志荣 ,  朴凤泰 ,  沈载株

IPC: H01L27/11524 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11582

Abstract: 提供了一种半导体装置，该半导体装置包括：衬底，其具有导电区和绝缘区；栅电极，其包括子栅电极和栅极连接件，所述子栅电极彼此间隔开并且在垂直于衬底的上表面的第一方向上堆叠并且在垂直于第一方向的第二方向上延伸，所述栅极连接件连接设置在同一水平上的子栅电极；沟道结构，其穿透栅电极，并且在衬底的导电区中延伸；以及第一伪沟道结构，其穿透栅电极并且在衬底的绝缘区中延伸，并且被设置为在垂直于第一方向和第二方向的第三方向上邻近于栅极连接件的至少一侧。

公开(公告)号：CN117750766A

公开(公告)日：2024-03-22

申请号：CN202310480486.2

申请日：2023-04-28

Applicant: 三星电子株式会社

Inventor： 黄盛珉 ,  李在薰 ,  曹升铉 ,  沈载株 ,  李东植

IPC: H10B41/35 ,  H10B43/35

Abstract: 提供了一种半导体器件和包括该半导体器件的电子系统。所述半导体器件包括：栅极堆叠结构，其包括交替地堆叠的绝缘图案和导电图案；第一分离结构，其穿透所述栅极堆叠结构；第二分离结构，其穿透所述栅极堆叠结构并且与所述第一分离结构相邻；第一存储沟道结构和第二存储沟道结构，其穿透所述栅极堆叠结构并且设置在所述第一分离结构与所述第二分离结构之间；第一位线，其与所述第一存储沟道结构和所述第二存储沟道结构交叠并且电连接到所述第一存储沟道结构；以及第二位线，其与所述第一存储沟道结构、所述第二存储沟道结构以及所述第一位线交叠并且电连接到所述第二存储沟道结构。