-
公开(公告)号：CN117632550A
公开(公告)日：2024-03-01
申请号：CN202310174549.1
申请日：2023-02-23
Applicant: 三星电子株式会社
IPC: G06F11/07
Abstract: 公开了一种具有存储器内计算缺陷检测的方法和存储设备。一种存储设备，包括：存储器，包括存储体，其中，每个存储体包括相应的多个位单元；存储器内计算(IMC)运算器，被配置为在第一数据和第二数据之间执行IMC运算，其中第一数据在存储器的位单元中，第二数据被接收作为存储设备的输入，其中，存储体共享该运算器，并且其中，存储设备被配置为：生成存储在存储器中的第一测试模式并生成应用于IMC运算器的第二测试模式，并基于此来确定存储器或运算器中是否发生了缺陷，并基于发生了缺陷的确定来执行修复。
-
公开(公告)号：CN116126285A
公开(公告)日：2023-05-16
申请号：CN202210523606.8
申请日：2022-05-13
Applicant: 三星电子株式会社
Abstract: 提供一种计算装置和操作计算装置的方法。所述计算装置包括：多条输入线，脉冲基于对应输入信号以顺序方式选择性地输入到所述多条输入线；多条输出线，与输入线交叉；多个元件，每个元件被布置在对应输入线与对应输出线之间的交叉点处，以响应于对应权重是第一值，将输入到对应的输入线的脉冲传送到对应输出线；和多个脉冲计数器，每个脉冲计数器对从对应输出线输出的脉冲的数量进行计数。
-
公开(公告)号：CN115329926A
公开(公告)日：2022-11-11
申请号：CN202210378452.8
申请日：2022-04-12
Applicant: 三星电子株式会社
Abstract: 公开了具有多维向量神经网络的装置和方法。用于多维向量神经网络的计算装置包括：多条输入线，多个多维输入向量被输入到多条输入线；多条输出线，与多条输入线相交；多个存储器单元，设置在多条输入线与多条输出线之间的交叉点处，并且被配置为存储包括在多个多维权重向量中的权重元素；多个选择器，被配置为将从多条输出线中的每条输出的值发送到多个加法器中的任何一个；以及所述多个加法器，被配置为在预定数量的多个周期中累加从所述多个选择器接收的值，其中，针对所述多个多维权重向量中的每个，包括在多维权重向量中的权重元素被存储在参考存储器单元中，参考存储器单元连接相应的单条参考输入线和相应的两条或更多条参考输出线。
-
-
公开(公告)号：CN113962375A
公开(公告)日：2022-01-21
申请号：CN202110472221.9
申请日：2021-04-25
Applicant: 三星电子株式会社
Abstract: 提供了一种处理装置和具有处理装置的电子装置。所述处理装置包括：多个位单元，所述多个位单元中的每个包括：可变电阻器层，包括多个有源可变电阻器和多个无源可变电阻器；有源层，包括：多个开关，所述多个开关被配置为控制将被施加在所述多个有源可变电阻器中的每个的端部之间的电压和流向所述多个有源可变电阻器中的每个的电流中的任意一个；和多个金属层，包括将所述多个有源可变电阻器电连接到所述多个开关的线，其中，所述多个位单元中的至少一个包括过孔，过孔穿透可变电阻器层，并将所述多个开关中的至少一个连接到所述多个有源可变电阻器中的至少一个。
-
Patent Agency Ranking
-
公开(公告)号：CN113835676B
公开(公告)日：2024-08-02
申请号：CN202011597038.3
申请日：2020-12-29
Applicant: 三星电子株式会社
Abstract: 提供了使用电路执行运算的方法和设备。所述电路包括电阻器组和寄生电容，电阻器组的一端被配置为连接到电源单元，电阻器组的另一端被配置为连接到采样电容器，寄生电容存在于电阻器组的电阻器之间的每个节点处。所述方法包括：在前向处理中，将施加到采样电容器的采样电容器电压达到第一参考电压时的时间确定为切换时间；在切换时间，将采样电容器连接到地或预定电压并使电源单元浮置；在切换时间之后的反向处理中，将施加到电源单元的电源单元电压达到第二参考电压时的时间确定为结束时间；和基于结束时间执行预定运算。
-
公开(公告)号：CN117636956A
公开(公告)日：2024-03-01
申请号：CN202310943369.5
申请日：2023-07-28
Applicant: 三星电子株式会社
IPC: G11C11/419 , G06N3/063
Abstract: 提供存储器内计算(IMC)电路和设备、以及神经网络设备。所述存储器内计算(IMC)电路包括：多个存储器存储体，每个存储器存储体包括位单元和运算器，位单元被配置为存储权重值，运算器被配置为接收输入值，运算器与位单元连接，使得运算器在接收到输入值时输出输入值与权重值之间的逻辑运算结果；以及逻辑门，被配置为接收所述多个存储器存储体中的每个的逻辑运算结果。
-
公开(公告)号：CN115774541A
公开(公告)日：2023-03-10
申请号：CN202210548086.6
申请日：2022-05-18
Applicant: 三星电子株式会社
Abstract: 提供一种乘法器累加器和由乘法器累加器执行的计算方法。所述乘法器累加器包括：多个异或非(XNOR)门，沿着一条或多条输入线被设置，并且被配置为：接收与对应于所述一条或多条输入线中的每条输入线的权重位序列和输入位序列对应的信号，并且输出输入位序列与权重位序列之间的部分乘积结果；编码器，被配置为：将与序列对应的信号施加到所述多个XNOR门，在所述序列中，最高有效位(MSB)的逻辑值从以输入位序列和权重位序列中的一个或两个的对应序列的2的补码表示的原始序列被转换；和输出器，被配置为：生成其中校正值被施加到运算结果的输出，在运算结果中，从所述多个XNOR门输出的部分乘积结果被求和。
-
公开(公告)号：CN113962374A
公开(公告)日：2022-01-21
申请号：CN202110447281.5
申请日：2021-04-25
Applicant: 三星电子株式会社
Abstract: 提供了一种处理装置和具有处理装置的电子装置。所述处理装置包括：多个位单元，所述多个位单元中的每个包括：可变电阻器层，包括多个有源可变电阻器和多个无源可变电阻器；有源层，包括：多个开关，所述多个开关被配置为控制将被施加在所述多个有源可变电阻器中的每个的端部之间的电压和流向所述多个有源可变电阻器中的每个的电流中的任意一个；和多个金属层，包括将所述多个有源可变电阻器电连接到所述多个开关的线，其中，所述多个位单元中的至少一个包括过孔，过孔穿透可变电阻器层，并将所述多个开关中的至少一个连接到所述多个有源可变电阻器中的至少一个。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.039 seconds)
