-
Patent Agency Ranking
公开(公告)号：CN118201355A
公开(公告)日：2024-06-14
申请号：CN202311598077.9
申请日：2023-11-27
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体存储器件，包括：衬底，包括在存储单元区中的多个有源区；多个位线结构，在存储单元区中沿第一水平方向彼此平行地延伸；多个掩埋接触部，分别电连接到有源区，并且部分地填充位线结构之间的空间；多个下着接焊盘，在位线结构之间的空间中，并且分别在掩埋接触部上；着接焊盘绝缘结构，与位线结构和下着接焊盘接触，并且包括多个着接焊盘孔；多个上着接焊盘，分别填充着接焊盘孔，并且分别连接到下着接焊盘；以及多个电容器结构。
-
公开(公告)号：CN118019324A
公开(公告)日：2024-05-10
申请号：CN202310840646.X
申请日：2023-07-10
Applicant: 三星电子株式会社
IPC: H10B12/00 , H01L21/768
Abstract: 提供了一种制造集成电路器件的方法。所述方法包括：在衬底上形成多个位线结构和位于所述多个位线结构之间的多个接触插塞，每一个所述位线结构包括位线和绝缘覆盖图案；从所述多个接触插塞形成多个凹陷接触插塞并且在所述多个凹陷接触插塞上形成多个凹陷空间；在所述多个位线结构和所述多个凹陷接触插塞上形成具有开口的雕刻绝缘图案；通过经由所述开口部分地去除每个位线结构的所述绝缘覆盖图案，形成多个切断空间；以及形成多个导电着陆焊盘，所述多个导电着陆焊盘中的每一个导电着陆焊盘位于所述多个凹陷空间中的对应凹陷空间和所述多个切断空间中的对应切断空间中，并且接触所述多个凹陷接触插塞中的对应凹陷接触插塞的上表面。
-
公开(公告)号：CN118510267A
公开(公告)日：2024-08-16
申请号：CN202410150897.X
申请日：2024-02-02
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体器件包括：衬底，所述衬底具有有源区；栅极结构，所述栅极结构位于所述衬底中、与所述有源区交叉，并在第一水平方向上延伸；位线结构，所述位线结构与所述栅极结构交叉并在与所述第一水平方向相交的第二水平方向上延伸；接触插塞，所述接触插塞位于所述位线结构之间；着陆焊盘结构，所述着陆焊盘结构在所述接触插塞上并且包括下着陆焊盘和位于所述下着陆焊盘上的上着陆焊盘，所述下着陆焊盘包括阻挡层和位于所述阻挡层上的金属层；以及绝缘图案，所述绝缘图案位于所述下着陆焊盘上并接触所述上着陆焊盘的侧表面。所述上着陆焊盘一体地耦接到所述金属层。所述绝缘图案的侧表面包括朝向所述位线结构当中的邻近位线结构的凹形弯曲表面。
-
公开(公告)号：CN118175837A
公开(公告)日：2024-06-11
申请号：CN202311189291.9
申请日：2023-09-14
Applicant: 三星电子株式会社
Abstract: 提供了一种制造半导体装置的方法。所述方法包括：提供包括单元和外围区域的基底；在单元区域上形成单元栅极结构；在外围区域上形成外围栅极结构；在单元区域上形成位线结构；形成覆盖位线结构和外围栅极结构的初始垫层；以及蚀刻初始垫层以形成接合垫和外围导电垫。蚀刻初始垫层包括：在初始垫层上形成第一掩模结构；在第一掩模结构上形成第二掩模结构；在第二掩模结构上形成第一光致抗蚀剂层；以及使用第一光致抗蚀剂层作为蚀刻掩模来蚀刻第二掩模结构。第一光致抗蚀剂层包括：第一线开口，与单元区域叠置；以及外围抗蚀剂图案，与外围区域叠置。
-
公开(公告)号：CN118019325A
公开(公告)日：2024-05-10
申请号：CN202310959050.1
申请日：2023-08-01
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了一种集成电路器件。所述集成电路器件包括：位线；绝缘覆盖图案，其位于位线上并且具有上切口部分；绝缘间隔物，其位于位线的侧壁和绝缘覆盖图案的侧壁上；下接触插塞；凹陷接触插塞，其连接到下接触插塞；雕刻绝缘图案，其位于绝缘覆盖图案和凹陷接触插塞上并且具有第一部分、第二部分和开口，所述第一部分接触绝缘覆盖图案的除了上切口部分之外的区域的顶表面，所述第二部分位于凹陷接触插塞的顶表面上，并且所述开口由第一部分和第二部分限定；以及导电着陆焊盘，其位于雕刻绝缘图案的开口中，所述导电着陆焊盘具有与绝缘覆盖图案的上切口部分接触的下角部分和与凹陷接触插塞的顶表面的第二部分接触的表面。
-
-
-
-
Search Results
5
records
(took 0.01 seconds)
