数据处理系统中的异步扩展电路

    公开(公告)号:CN102103561A

    公开(公告)日:2011-06-22

    申请号:CN201010573018.2

    申请日:2010-12-01

    CPC classification number: G06F13/4059

    Abstract: 一种数据处理系统中的异步扩展电路。所述异步扩展电路包括异步打包器和异步解包器。所述异步打包器包括:写缓冲器,共同地用于异步桥以及用于扩展和缓冲写通道数据;以及第一和第二异步打包控制器,用于关于在突发写操作期间输入到写缓冲器/从写缓冲器输出的写通道数据,分别根据第一和第二时钟来控制通道压缩。所述异步解包器包括:读缓冲器,共同地用于异步桥以及用于扩展和缓冲读通道数据;以及第一和第二异步解包控制器,用于关于在突发读操作期间输入到读缓冲器/从读缓冲器输出的读通道数据,分别根据第一和第二时钟来控制通道压缩。

    数据处理系统中的异步扩展电路

    公开(公告)号:CN102103561B

    公开(公告)日:2015-04-01

    申请号:CN201010573018.2

    申请日:2010-12-01

    CPC classification number: G06F13/4059

    Abstract: 一种数据处理系统中的异步扩展电路。所述异步扩展电路包括异步打包器和异步解包器。所述异步打包器包括:写缓冲器,共同地用于异步桥以及用于扩展和缓冲写通道数据;以及第一和第二异步打包控制器,用于关于在突发写操作期间输入到写缓冲器/从写缓冲器输出的写通道数据,分别根据第一和第二时钟来控制通道压缩。所述异步解包器包括:读缓冲器,共同地用于异步桥以及用于扩展和缓冲读通道数据;以及第一和第二异步解包控制器,用于关于在突发读操作期间输入到读缓冲器/从读缓冲器输出的读通道数据,分别根据第一和第二时钟来控制通道压缩。

Patent Agency Ranking