- 专利标题： Automatic test-pattern generation for memory-shadow-logic testing
-
申请号： US14640601申请日： 2015-03-06
-
公开(公告)号： US09812219B2公开(公告)日： 2017-11-07
- 发明人: Nishu Kohli
- 申请人： STMicroelectronics International N.V.
- 申请人地址： NL Schiphol
- 专利权人： STMicroelectronics International N.V.
- 当前专利权人： STMicroelectronics International N.V.
- 当前专利权人地址： NL Schiphol
- 代理机构： Gardere Wynne Sewell LLP
- 主分类号： G11C29/10
- IPC分类号： G11C29/10 ; G11C29/24 ; G11C29/00 ; G11C29/14 ; G11C29/54 ; G11C29/52 ; G11C29/50 ; G11C29/56 ; G11C11/34 ; G11C11/22 ; G01R31/3183 ; G11C11/4063
摘要：
An embodiment of a method for automated test pattern generation (ATPG), a system for ATPG, and a memory configured for ATPG. For example, an embodiment of a memory includes a first test memory cell, a data-storage memory cell, and a test circuit configured to enable the test cell and to disable the data-storage cell during a test mode.
公开/授权文献
信息查询
