发明授权
- 专利标题： Simulation model of BT instability of transistor
- 专利标题（中）： 晶体管BT不稳定性仿真模型
-
申请号： US11878196申请日： 2007-07-23
-
公开(公告)号： US08271254B2公开(公告)日： 2012-09-18
- 发明人: Akinari Kinoshita , Tomoyuki Ishizu
- 申请人： Akinari Kinoshita , Tomoyuki Ishizu
- 申请人地址： JP Osaka
- 专利权人： Panasonic Corporation
- 当前专利权人： Panasonic Corporation
- 当前专利权人地址： JP Osaka
- 代理机构： McDermott Will & Emery LLP
- 优先权： JP2006-206203 20060728; JP2007-167655 20070626
- 主分类号： G01R31/34
- IPC分类号： G01R31/34 ; G06F7/60 ; G06F17/50 ; G06F9/44 ; G06F9/445 ; G06G7/54 ; G06G7/52
摘要：
A simulation model of BT instability of a transistor in a semiconductor integrated circuit, wherein a bias condition of at least one terminal among the drain terminal, the source terminal and the substrate terminal of the transistor is set up as an independent bias condition from other terminals; and then a model parameter of the transistor is changed in the set bias condition.
公开/授权文献
- US20080027700A1 Simulation model of BT instability of transistor 公开/授权日：2008-01-31
信息查询
