发明公开
- 专利标题: 一种高频集成电路多排线打线结构及方法
- 专利标题(英): High-frequency IC multi-bus knot tying structure and method
-
申请号: CN03153845.2申请日: 2003-08-25
-
公开(公告)号: CN1591852A公开(公告)日: 2005-03-09
- 发明人: 李胜源
- 申请人: 威盛电子股份有限公司
- 申请人地址: 台湾省台北
- 专利权人: 威盛电子股份有限公司
- 当前专利权人: 威盛电子股份有限公司
- 当前专利权人地址: 台湾省台北
- 代理机构: 隆天国际知识产权代理有限公司
- 代理商 潘培坤; 楼仙英
- 主分类号: H01L23/50
- IPC分类号: H01L23/50 ; H01L23/52 ; H01L21/60
摘要:
一种高频集成电路多排线打线结构及其方法,其具有第一电子组件、第二电子组件、芯片垫、及多条金属线。其中,第一电子组件以芯片垫贴于第二电子组件之上,其相对于芯片垫另一侧的表面周围上设置有打线垫以及环绕此打线垫的共面打线垫;芯片垫面对且整圈裸露于第一电子组件外侧的部分形成线状打线垫;第二电子组件面对芯片垫且整圈裸露于芯片垫外侧的周围,相对于打线垫与共面打线垫的位置上设置有多个引脚;金属线可分为信号线及接地线,根据打线垫与共面打线垫上的位置,至少可分为第一列以及第二列,第一列接近线状打线垫,第二列则不是,信号线电连接于打线垫及引脚中与打线垫相对应的其中一个,且第一列上的接地线电连接于线状打线垫。
公开/授权文献
- CN100336218C 一种高频集成电路多排线打线结构及方法 公开/授权日:2007-09-05
IPC分类: