适合于超高速缓冲存储器的非易失性存储器
摘要:
对有选择地成为存取对象的第1和第2存储单元块(5a、5b),周边电路(10)写入和读出向数据节点(10#)输入、或从数据节点(10#)中输出的L位(L为2以上的整数)的输入数据(DIN)和输出数据(DOUT)。周边电路(10)利用响应于时钟信号(CLK)而工作的电路组(20a、20b、25a、25b、30、40、50、60、70),将数据写入工作和数据读出工作两者皆分为多个阶段,进行流水线方式处理。
0/0