本发明公开了一种含电阻的多VDMOS器件集成电路结构，包括3个共漏极VDMOS，其中2个VDMOS共用一个栅极G1，第三VDMOS栅极G3与分压环上环形多晶电阻串联，其垂直方向的结构包括作为基片的第一导电类型浓掺衬底；在浓掺衬底上设置有第一导电类型的轻掺杂外延层；在外延层上为第二导电类型的分压环结构；在分压环结构上是终端氧化层，分压环结构中间则是与浓掺衬底掺杂类型相同的有源区AA窗口；在AA窗口上形成栅氧，淀积多晶硅，并进行第一导电类型掺杂、光刻及刻蚀形成垂直交叉的栅极，和所述环形多晶电阻。采用本发明，能够耐受500V以上电压且与栅极或源极串联接漏极的高压电阻，且电阻值可以通过对多晶电阻掺杂剂量调整，降低了电路封装成本，并可满足多个组件开关需求。