一种静电放电保护电路，其包含第一晶体管、第二晶体管、触发电路、时间常数电路以及偏压电路。第二晶体管与第一晶体管串联耦接于第一电源线与第二电源线之间。触发电路被配置为在正常操作期间关断第二晶体管。时间常数电路耦接于触发电路，并且被配置为在静电放电期间控制触发电路以将静电放电电压输出至第一晶体管的栅极与第二晶体管的栅极以导通第一晶体管与第二晶体管。偏压电路耦接于第一电源线与第一晶体管的栅极，并且被配置为在正常操作期间对第一晶体管的栅极充电，以在第一电源线与第一晶体管的栅极之间生成预定电压差。