Invention Publication
- Patent Title: 包括堆叠结构和沟槽的半导体装置
-
Application No.: CN202410340181.6Application Date: 2018-06-22
-
Publication No.: CN118251007APublication Date: 2024-06-25
- Inventor: 曹升铉 , 李光镐 , 柳志桓 , 金钟秀
- Applicant: 三星电子株式会社
- Applicant Address: 韩国京畿道水原市
- Assignee: 三星电子株式会社
- Current Assignee: 三星电子株式会社
- Current Assignee Address: 韩国京畿道水原市
- Agency: 北京铭硕知识产权代理有限公司
- Agent 陈晓博; 尹淑梅
- Priority: 10-2017-0106033 20170822 KR
- Main IPC: H10B41/35
- IPC: H10B41/35 ; H10B41/20 ; H10B43/35 ; H10B43/20

Abstract:
提供包括堆叠结构和沟槽的半导体装置,其包括:硅基底;多个块,包括主块和虚设块;多个沟槽,包括主沟槽和虚设沟槽;第一导电图案,在主沟槽内;第二导电图案,在虚设沟槽内;第一间隔件绝缘层,接触第一导电图案;以及第二间隔件绝缘层,接触第二导电图案。块包括:层间绝缘层和栅电极的堆叠体;和穿透堆叠体的柱。栅电极包括:最下栅电极、第一栅电极和第二栅电极。层间绝缘层包括:最下层间绝缘层;第一层间绝缘层,在最下栅电极与第一栅电极之间;以及第二层间绝缘层,在第一栅电极与第二栅电极之间。第二导电图案的最下端在比第一导电图案的最下端更高的水平处。第二导电图案的最下端与硅基底间隔开。第一导电图案的最下端接触硅基底。
Information query