Invention Grant
- Patent Title: 半导体结构的制造方法
-
Application No.: CN202110677055.6Application Date: 2021-06-18
-
Publication No.: CN115497879BPublication Date: 2025-04-18
- Inventor: 吴柏翰 , 蔡百钧 , 欧阳自明 , 李书铭
- Applicant: 华邦电子股份有限公司
- Applicant Address: 中国台湾台中市
- Assignee: 华邦电子股份有限公司
- Current Assignee: 华邦电子股份有限公司
- Current Assignee Address: 中国台湾台中市
- Agency: 北京三友知识产权代理有限公司
- Agent 侯天印; 郝博
- Main IPC: H10B12/00
- IPC: H10B12/00

Abstract:
本发明公开了一种半导体结构的制造方法,制造方法包括形成一材料迭层于衬底上并覆盖其阵列区及周边区;形成第一图案化遮罩层于材料迭层上;将第一图案化遮罩层的图案转移至材料迭层,而在阵列区及周边区中形成第一阵列图案及第一周边图案;提供第二图案化遮罩层于第一阵列图案及第一周边图案的上方,且第二和第一图案化遮罩层的图案错开;将第二图案化遮罩层的图案向下转移,而于阵列区与周边区中形成第一、第二牺牲图案;同时将第一阵列图案、第一牺牲图案、第一周边图案及第二牺牲图案进行图案转移,以分别在阵列区和周边区中形成第二阵列图案与第二周边图案。本发明所提出的半导体结构的制造方法可简化工艺步骤并降低成本。
Public/Granted literature
- CN115497879A 半导体结构的制造方法 Public/Granted day:2022-12-20
Information query