本发明公开了一种集成电路高速数字接口通用检测装置及方法，包括中低速数字测试通道母板和高速数字接口测试通道子板，所述中低速数字测试通道母板包括测试处理器、中低速测试通道单元，中低速测试通道组上设置有高速测试通道子板接口；所述高速数字接口测试通道子板包括测试处理器母板接口、FPGA代码配置发生器、可配置接口协议的高速测试通道驱动用FPGA、高速测试通道单元、可重配置测试数据处理器，所述测试处理器母板接口与中低速测试通道组的高速测试通道子板接口连接。本发明既可以满足一般IO口的中低速测试要求，也可以满足高速接口的测试。既可以获得FPGA方案的高灵活性，同时可以获得中低端ATE机台的较低成本。