本发明公开了一种基于缩放方差采样的近阈值电路延时估计方法，考虑到蒙特卡罗采样难以采取到足够多失效区域的样本，通过缩放方差扩大样本采样区域，进而对电路路径延时等关键信息进行良率评估，实现一种精确有效的时序分析方法，为电路设计提供指导。首先提取出电路的关键路径，应用缩放方差采样方法对工艺参数空间进行优化采样，并通过SPICE得到相应的关键信息，以此构建初始训练集训练低阶张量近似电路延时模型，并通过自适应采样方法，迭代至模型收敛，最终完成对电路的评估。