本公开涉及时钟和数据恢复电路。第一采样电路响应于采样时钟的第一边沿而获取所接收的串行数据流的第一相移样本，并且第一比较器电路确定多个第一相移样本是否具有相同的逻辑状态。第二采样电路响应于采样时钟的与第一边沿相反的第二边沿，获取所接收的串行数据流的第二相移样本，并且第二比较器电路确定第二相移样本是否具有相同的逻辑状态。然后，响应于由第一和第二比较器电路做出的确定，选择第一样本之一或第二样本之一。串行至并行转换器电路生成包括第一样本和第二样本中的所选择的一个样本的输出字。