发明公开
- 专利标题: 制造具有垂直沟道结构的半导体装置的方法
- 专利标题(英): A method of manufacturing a semiconductor device having a vertical channel structure
-
申请号: CN201710452586.9申请日: 2017-06-15
-
公开(公告)号: CN109148470A公开(公告)日: 2019-01-04
- 发明人: 赵成洙
- 申请人: 三星电子株式会社
- 申请人地址: 韩国京畿道水原市
- 专利权人: 三星电子株式会社
- 当前专利权人: 三星电子株式会社
- 当前专利权人地址: 韩国京畿道水原市
- 代理机构: 北京铭硕知识产权代理有限公司
- 代理商 刘灿强; 尹淑梅
- 主分类号: H01L27/11578
- IPC分类号: H01L27/11578 ; H01L27/11582
摘要:
提供了一种制造具有垂直沟道结构的半导体装置的方法。所述方法包括:(a)通过在基底上分别交替地堆叠层间绝缘层和牺牲层n次来形成堆叠结构;(b)在堆叠结构上形成掩模图案;(c)通过使用掩模图案作为蚀刻掩模来选择性地蚀刻作为堆叠结构的最上面的层间绝缘层的第n层间绝缘层;(d)通过使用掩模图案作为蚀刻掩模来选择性地蚀刻作为堆叠结构的最上面的牺牲层的第n牺牲层;(e)蚀刻掩模图案的侧壁;(f)通过使用蚀刻的掩模图案作为蚀刻掩模来选择性地蚀刻多个层间绝缘层;(g)通过使用蚀刻的掩模图案作为蚀刻掩模来选择性地蚀刻多个牺牲层;(h)通过重复操作(e)至(g)来形成阶梯结构。可以防止半导体装置的穿孔缺陷并且可以通过减少光刻工艺的数量来减少工艺成本。
IPC分类: