本发明揭露一种晶片封装体及其制造方法，该晶片封装体包括：一第一装置基底，贴附于一第二装置基底的一第一表面上；一第三装置基底，贴附于第二装置基底相对于第一表面的一第二表面上；一绝缘层，覆盖第一装置基底、第二装置基底及第三装置基底，其中绝缘层内具有至少一开口；至少一凸块，设置于开口的底部下方；以及一重布线层，设置于绝缘层上，且经由开口电性连接至凸块。本发明可将多个不同尺寸的装置基底/晶片彼此垂直堆叠而将其整合于同一晶片封装体内，使得单一晶片封装体具有多种集成电路功能，因此可缩小后续接合的电路板的尺寸。