Invention Grant
- Patent Title: 半导体装置及其制造方法
-
Application No.: CN201210560994.3Application Date: 2012-12-21
-
Publication No.: CN103178115BPublication Date: 2017-10-03
- Inventor: 桥谷雅幸
- Applicant: 精工半导体有限公司
- Applicant Address: 日本千叶县
- Assignee: 精工半导体有限公司
- Current Assignee: 艾普凌科有限公司
- Current Assignee Address: 日本千叶县
- Agency: 北京三友知识产权代理有限公司
- Agent 李辉; 黄纶伟
- Priority: 2011-281632 20111222 JP
- Main IPC: H01L29/78
- IPC: H01L29/78 ; H01L29/41 ; H01L21/336 ; H01L21/28

Abstract:
半导体装置及其制造方法。本发明提供小型的具备沟槽构造的纵型MOS晶体管。在以固定间隔连续的沟槽间的衬底以及随后设置源高浓度扩散层的硅表面区域内生成STI的氧化膜,在形成沟槽之后去除,并形成比周围表面低的区域,由此能够使填埋在具有侧间隔体的具备沟槽构造的纵型MOS晶体管的沟槽的栅电极上的硅化物与设置于衬底以及源高浓度扩散层上的硅化物分离,由此可进行用于面积缩小的沟槽的尺寸缩小以及半导体装置的高驱动性能化。
Public/Granted literature
- CN103178115A 半导体装置及其制造方法 Public/Granted day:2013-06-26
Information query
IPC分类: