• 专利标题: 包括具有用于产生拉伸及压缩应变的嵌入SI/GE材料的NMOS及PMOS晶体管的半导体器件
  • 专利标题(英): A semiconductor device comprising NMOS and PMOS transistors with embedded SI/GE material for creating tensile and compressive strain
  • 申请号: CN200780041137.X
    申请日: 2007-10-26
  • 公开(公告)号: CN101632167B
    公开(公告)日: 2013-05-01
  • 发明人: S·贝耶尔M·霍斯特曼P·普雷斯W·布赫霍尔茨
  • 申请人: 先进微装置公司
  • 申请人地址: 美国加利福尼亚州
  • 专利权人: 先进微装置公司
  • 当前专利权人: 先进微装置公司
  • 当前专利权人地址: 美国加利福尼亚州
  • 代理机构: 北京戈程知识产权代理有限公司
  • 代理商 程伟; 王锦阳
  • 优先权: 1020060514920 2006.10.31 DE; 11/748,902 2007.05.15 US
  • 国际申请: PCT/US2007/022680 2007.10.26
  • 国际公布: WO2008/054678 EN 2008.05.08
  • 进入国家日期: 2009-05-05
  • 主分类号: H01L21/8238
  • IPC分类号: H01L21/8238
包括具有用于产生拉伸及压缩应变的嵌入SI/GE材料的NMOS及PMOS晶体管的半导体器件
摘要:
通过于一个主动区(active region)(105A,205A,305A,405A)中形成实质连续的和均匀的半导体合金(107,207,307,407),同时于第二个主动区(105B,205B,305B,405B)中图案化该半导体合金(107,207,307,407)以便于其中心部分(central portion)提供基底半导体材料(113B,213B,313B,401),可以引发不同类型的应变,同时,于提供该基底半导体材料(113A,213A,313A,413A)之对应的覆盖层后,可使用广为接受的工艺技术来形成栅极介电质(122,322,422)。于一些例示实施例中,提供实质自行对准(self-aligned)工艺,在该工艺中可根据已用来界定其中一个主动区(205B,305B)的基底半导体材料的中心部分(213B,313B)的层(208,308)而形成栅极电极(gate electrode)(121,221,321,421)。因此,通过使用单一半导体合金(107,207,307,407),可以个别地增强不同导电率类型的晶体管(120A,120B)的效能。
IPC分类:
H 电学
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件(使用半导体器件的测量入G01;一般电阻器入H01C;磁体、电感器、变压器入H01F;一般电容器入H01G;电解型器件入H01G9/00;电池组、蓄电池入H01M;波导管、谐振器或波导型线路入H01P;线路连接器、汇流器入H01R;受激发射器件入H01S;机电谐振器入H03H;扬声器、送话器、留声机拾音器或类似的声机电传感器入H04R;一般电光源入H05B;印刷电路、混合电路、电设备的外壳或结构零部件、电气元件的组件的制造入H05K;在具有特殊应用的电路中使用的半导体器件见应用相关的小类)
H01L21/00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造(由预制电组件组成的组装件的制造入H05K3/00,H05K13/00)
H01L21/77 ..在公共衬底中或上面形成的由许多固态元件或集成电路组成的器件的制造或处理(电可编程只读存储器或其多步骤的制造方法入H01L27/115)
H01L21/78 ...把衬底连续地分成多个独立的器件(改变表面物理特性或者半导体形状的切割入H01L21/304)
H01L21/82 ....制造器件,例如每一个由许多元件组成的集成电路
H01L21/822 .....衬底是采用硅工艺的半导体的(H01L21/8258优先)
H01L21/8232 ......场效应工艺
H01L21/8234 .......MIS工艺
H01L21/8238 ........互补场效应晶体管,例如CMOS
0/0