- 专利标题: 包括具有用于产生拉伸及压缩应变的嵌入SI/GE材料的NMOS及PMOS晶体管的半导体器件
- 专利标题(英): A semiconductor device comprising NMOS and PMOS transistors with embedded SI/GE material for creating tensile and compressive strain
-
申请号: CN200780041137.X申请日: 2007-10-26
-
公开(公告)号: CN101632167B公开(公告)日: 2013-05-01
- 发明人: S·贝耶尔 , M·霍斯特曼 , P·普雷斯 , W·布赫霍尔茨
- 申请人: 先进微装置公司
- 申请人地址: 美国加利福尼亚州
- 专利权人: 先进微装置公司
- 当前专利权人: 先进微装置公司
- 当前专利权人地址: 美国加利福尼亚州
- 代理机构: 北京戈程知识产权代理有限公司
- 代理商 程伟; 王锦阳
- 优先权: 1020060514920 2006.10.31 DE; 11/748,902 2007.05.15 US
- 国际申请: PCT/US2007/022680 2007.10.26
- 国际公布: WO2008/054678 EN 2008.05.08
- 进入国家日期: 2009-05-05
- 主分类号: H01L21/8238
- IPC分类号: H01L21/8238
摘要:
通过于一个主动区(active region)(105A,205A,305A,405A)中形成实质连续的和均匀的半导体合金(107,207,307,407),同时于第二个主动区(105B,205B,305B,405B)中图案化该半导体合金(107,207,307,407)以便于其中心部分(central portion)提供基底半导体材料(113B,213B,313B,401),可以引发不同类型的应变,同时,于提供该基底半导体材料(113A,213A,313A,413A)之对应的覆盖层后,可使用广为接受的工艺技术来形成栅极介电质(122,322,422)。于一些例示实施例中,提供实质自行对准(self-aligned)工艺,在该工艺中可根据已用来界定其中一个主动区(205B,305B)的基底半导体材料的中心部分(213B,313B)的层(208,308)而形成栅极电极(gate electrode)(121,221,321,421)。因此,通过使用单一半导体合金(107,207,307,407),可以个别地增强不同导电率类型的晶体管(120A,120B)的效能。
公开/授权文献
- CN101632167A 包括具有用于产生拉伸及压缩应变的嵌入SI/GE材料的NMOS及PMOS晶体管的半导体器件 公开/授权日:2010-01-20
IPC分类: