Invention Publication
- Patent Title: 半导体器件及其制造方法
- Patent Title (English): Semiconductor device and manufacturing method thereof
-
Application No.: CN200810110005.4Application Date: 2008-06-02
-
Publication No.: CN101320702APublication Date: 2008-12-10
- Inventor: 川下道宏 , 吉村保广 , 田中直敬 , 内藤孝洋 , 赤沢隆
- Applicant: 株式会社瑞萨科技
- Applicant Address: 日本东京
- Assignee: 株式会社瑞萨科技
- Current Assignee: 恩益禧电子股份有限公司
- Current Assignee Address: 日本东京
- Agency: 中国国际贸易促进委员会专利商标事务所
- Agent 郭放
- Priority: 2007-150289 2007.06.06 JP
- Main IPC: H01L21/60
- IPC: H01L21/60 ; H01L23/485

Abstract:
本发明提供一种半导体器件及其制造方法,可以提高具有三维地层叠的多个半导体芯片的半导体器件的制造成品率。形成有从半导体基板(1)的第2面(1b)到达焊盘(3)的贯通电极(17)。贯通电极(17)的内部的贯通空间是由第1孔(7)以及孔径小于第1孔(7)的第2孔(11)构成的。从半导体基板(1)的第2面(1b)贯通半导体基板(1)直到层间绝缘膜(2)的途中地形成有第1孔(7)。另外,形成有从第1孔(7)的底部贯通层间绝缘膜(2)到达焊盘(3)的第2孔(11)。此时,形成在半导体基板(1)的第1面(1a)上的层间绝缘膜(2)反映第1孔(7)的底面与半导体基板(1)的第1面(1a)造成的台阶而成为台阶形状。即,存在于第1孔(7)的底面与焊盘(3)间的层间绝缘膜(2)的膜厚比其他位置的层间绝缘膜(2)的膜厚薄。
Public/Granted literature
- CN101320702B 半导体器件及其制造方法 Public/Granted day:2010-07-21
Information query
IPC分类: