FinFET工艺的布线轨道网格生成方法及相关设备

    公开(公告)号:CN119558260A

    公开(公告)日:2025-03-04

    申请号:CN202510125053.4

    申请日:2025-01-27

    Inventor: 刘丹

    Abstract: 本申请公开了一种FinFET工艺的布线轨道网格生成方法及相关设备,涉及EDA软件领域,该方法包括:将与FinFET的目标布线层相邻的各个布线层的默认网格投影至目标布线层,以得到目标布线层的备选网格;获取目标布线层的默认网格的设计检查规则评估值和目标布线层的备选网格的设计检查规则评估值;根据目标布线层的默认网格的设计检查规则评估值和目标布线层的备选网格设计检查规则评估值,从目标布线层的默认网格和备选网格中获取目标布线层的布线轨道网格。

    一种基于拐点的布线方法及装置、设备、介质

    公开(公告)号:CN119558258A

    公开(公告)日:2025-03-04

    申请号:CN202411731546.4

    申请日:2024-11-29

    Abstract: 本申请提供一种基于拐点的布线方法及装置、设备、介质,应用于集成电路设计自动化、布线技术领域,通过确定起点和终点之间的优先搜索方向,动态设置拐点和调整搜索方向来避开障碍物,能在缩短布线路径的同时减少不必要的搜索步骤,有效提升了搜索效率,缩短了布线时间,快速确定出布线的最佳路径,从而能够在高速、高频的电路中保持较好的电路完整性,减弱时钟信号的传播延迟,提高电路的整体性能。

    高性能高低压差线性稳压器PSRR版图布局方法

    公开(公告)号:CN119203908B

    公开(公告)日:2025-03-04

    申请号:CN202411721228.X

    申请日:2024-11-28

    Abstract: 本发明公开一种高性能高低压差线性稳压器PSRR版图布局方法,属于稳压器版图设计优化技术领域。包括步骤:S1、获取LDO版图,进行电路分析和版图分析;S2、根据电路分析和版图分析结果,重新设计电源网络。本发明通过电路分析和版图分析,对现有LDO版图的深入剖析、后仿分析和对版图不断循环迭代优化,最终实现高性能的高低压差线性稳压器设计,可以有效提高LDO的PSRR,确保稳压器在各种工作条件下的稳定性和可靠性。

    一种PCB能源板耐电压能力的预算方法

    公开(公告)号:CN119538848A

    公开(公告)日:2025-02-28

    申请号:CN202411413592.X

    申请日:2024-10-11

    Abstract: 本发明适用于PCB能源板领域,提供了一种PCB能源板耐电压能力的预算方法,所述方法包括:确认产品所需要的最大工作电压U;定义叠层的层间厚度和逻辑规则;定义内层线间间距要求规则;定义外层线间间距要求规则;定义钻孔孔壁间距要求规则;设定布线的高低电压模组,布线设计电路图。该方案解决了传统不能批量加工6oz厚铜超小间距(10mil)的技术,相对机械控深锣解决断刀,无法实现批量生产的问题,并具备效率高,低成本的方案。

    电路板翘曲仿真方法、装置、仿真设备和存储介质

    公开(公告)号:CN119514472A

    公开(公告)日:2025-02-25

    申请号:CN202411577020.5

    申请日:2024-11-06

    Abstract: 本发明公开了一种电路板翘曲仿真方法、装置、仿真设备和存储介质,包括:根据整板上的单板的布局确定每个单板第一位置,将单板栅格化得到多个结构片以及确定结构片的第二位置,获取结构片的性能参数,将性能参数输入翘曲仿真网络中得到结构片的第一翘曲仿真数据,根据结构片的第一翘曲仿真数据和第二位置确定单板的第二翘曲仿真数据,按照所有单板的第一位置将单板的第二翘曲仿真数据映射到整板中,得到整板的第三翘曲仿真数据,相对于直接对整板进行翘曲仿真,采用神经网络对结构片仿真,仿真计算简单,计算量小,对仿真设备硬件要求低,可以在大部分设备上进行整板翘曲仿真,并且划分为结构片仿真,仿真粒度更为细致,提高了翘曲仿真的准确度。

    一种印制电路板设计方法、设备、介质及计算机程序产品

    公开(公告)号:CN119167873B

    公开(公告)日:2025-02-25

    申请号:CN202411678644.6

    申请日:2024-11-22

    Abstract: 本发明涉及印制电路板设计技术领域,具体公开了一种印制电路板设计方法、设备、介质及计算机程序产品,通过根据接收的目标板卡的布局调整任务的任务参数中的目标布线资源、全局布线位置以及关键线路识别条件,该关键线路识别条件至少包括线路利用率,识别得到关键物理线路;根据元件当前的第一位置以及关键物理线路的位置进行布局调整计算,得到各元件的第二位置,且第二位置与关键物理线路所在区域的重叠小于第一位置与关键物理线路所在区域的重叠,根据第二位置调整目标板卡上的元件布局后重新执行布线任务,实现了在执行布线任务失败后自动调整元件布局缓解线路拥塞情况,提高印制电路板设计的整体效率。

    一种服务器主板叠层以及设计方法

    公开(公告)号:CN119476187A

    公开(公告)日:2025-02-18

    申请号:CN202411522797.1

    申请日:2024-10-29

    Abstract: 本发明公开了一种服务器主板叠层以及设计方法。该服务器主板叠层的设计方法包括:将关键电源布局于电源层;根据服务器主板的关键电源的电流大小设置两层电源层的铜厚,其中,两层电源层之间设置有一介质层;根据服务器主板的信号速率信息,将服务器主板的信号按照传输速率的高低进行分类;根据服务器主板的信号分类,选择布局信号的信号层和对应地层之间的介质层的基材;从外层到内层,按照最外层导电层及其对应地层、信号层及其对应地层和电源层的顺序设计服务器主板叠层的导电层顺序;构建服务器主板叠层的叠层模型。本发明实施例提供的技术方案降低了制备成本以及制备难度。

    一种印制电路板仿真方法、系统及存储介质

    公开(公告)号:CN119180261B

    公开(公告)日:2025-02-14

    申请号:CN202411701032.4

    申请日:2024-11-26

    Abstract: 本发明涉及电路板仿真技术领域,尤其涉及一种印制电路板仿真方法、系统及存储介质。该方法包括以下步骤:获取电路板设计数据,并进行结构分析,获得电路板组件拓扑结构模型;根据电路板组件拓扑结构模型进行工况仿真,获得电路板工况仿真数据;基于电路板工况仿真数据进行信号异常组件结构划分,获得信号异常组件结构数据;根据信号异常组件结构数据进行布局优化,获得优化电路板组件结构模型,并进行模拟,获得电磁干扰模拟数据;根据电磁干扰模拟数据进行仿真,获得电路板热流分布图,并进行散热优化,获得最优电路板组件结构模型;获取电路板印制参数集,并进行印制策略分析,获得电路板印制策略。本发明能提高电路板设计的效率和可靠性。

    FPGA实现硬件逻辑实时仿真的方法及装置

    公开(公告)号:CN118673854B

    公开(公告)日:2025-02-14

    申请号:CN202411149069.0

    申请日:2024-08-21

    Abstract: 本申请实施例提供一种FPGA实现硬件逻辑实时仿真的方法及装置,方法包括:将待仿真的算法模型封装成可复用的可编程阵列逻辑器件的算法IP核,并在算法IP核中定义算法模型的输入输出端口和参数接口;通过可编程阵列逻辑器件的预设设计工具将顶层设计文件进行综合布局布线,生成对应的可在可编程阵列逻辑器件上直接运行的比特流文件,并将比特流文件下载至目标硬件平台启动运行;本申请能够有效提升仿真效率和准确性。

    基于改进的变邻域搜索算法的电元件模块布局布线方法

    公开(公告)号:CN117371384B

    公开(公告)日:2025-02-14

    申请号:CN202311514553.4

    申请日:2023-11-14

    Abstract: 本发明公开了基于改进的变邻域搜索算法的电元件模块布局布线方法,包括以下步骤:输入电元件模块数据文件并读取电元件模块数据文件的信息;构建演员‑评论员(A2C)模型,使用电元件模块数据文件的信息对A2C模型进行训练,得到训练后的A2C模型;使用训练后的A2C模型构造电元件模块布局布线的初始解;使用改进的变邻域搜索算法对电元件模块布局布线的初始解进行迭代,得到电元件模块布局布线的最优解;基于电元件模块布局布线的最优解,输出结果文件。本发明解决了采用传统的启发式算法求解电元件模块布局布线问题时,仍然存在布局利用率和布线成功率之间较难平衡、冷启动和评价耗时的问题。

Patent Agency Ranking