-
公开(公告)号：CN102331941A
公开(公告)日：2012-01-25
申请号：CN201110188840.1
申请日：2011-07-07
申请人： 曙光信息产业股份有限公司
IPC分类号： G06F9/445
摘要： 本发明提供了一种龙芯主板硬盘切换管理的方法，BIOS在启动时对硬盘控制器进行扫描和初始化，硬盘控制器扫描硬盘设备，并读取硬盘切换模块的硬盘配置信息，将配置信息反馈回BIOS，BIOS根据反馈信息从硬盘启动操作系统。本发明通过验证，能够很好的控制SATA与IDE的工作顺序，保证了龙芯CPU+AMD RS780E主板的稳定运行。
-
公开(公告)号：CN102571413A
公开(公告)日：2012-07-11
申请号：CN201110394751.2
申请日：2011-12-02
申请人： 曙光信息产业(北京)有限公司
摘要： 本发明通过提供统一的基于web的资源管理软件，充分合理地分配和使用资源，并及时准确地反映资源状态和使用情况，一旦出现任何异常或损坏，能以最快的方式在不影响业务需求的情况下解决问题，而管理员只需通过浏览器就可以有效统一的管理集群下不同的资源，降低集群中资源管理的复杂性和管理成本，提高工作效率。
-
公开(公告)号：CN102571413B
公开(公告)日：2015-04-29
申请号：CN201110394751.2
申请日：2011-12-02
申请人： 曙光信息产业(北京)有限公司
摘要： 本发明通过提供统一的基于web的资源管理软件，充分合理地分配和使用资源，并及时准确地反映资源状态和使用情况，一旦出现任何异常或损坏，能以最快的方式在不影响业务需求的情况下解决问题，而管理员只需通过浏览器就可以有效统一的管理集群下不同的资源，降低集群中资源管理的复杂性和管理成本，提高工作效率。
-
公开(公告)号：CN102340366B
公开(公告)日：2014-08-27
申请号：CN201110205088.7
申请日：2011-07-21
申请人： 曙光信息产业股份有限公司
IPC分类号： H04J3/06
摘要： 本发明提供了一种千兆万兆复合网卡的单一时钟源，所述时钟源由现场可编程晶振，时钟缓冲器，万兆接口芯片和FPGA芯片组成；其中，现场可编程晶振的输出端连接到时钟缓冲器的输入端，时钟缓冲器的输出端连接到万兆接口芯片和FPGA的输入端，FPGA的输出端连接到现场可编程晶振的输入端。通过本发明使得在需要多个晶振的复合网卡中，共享了单一时钟源，有效降低了成本，维护了系统稳定性，并且还可以在任意修改系统参考时钟，有利于系统调试。
-
公开(公告)号：CN102708036B
公开(公告)日：2015-06-17
申请号：CN201210200385.7
申请日：2012-06-14
申请人： 曙光信息产业(北京)有限公司
摘要： 本发明提供了一种服务器，包括：BMC管理模块；以及信息交互模块，用于与所述BMC管理模块以及外部进行管理信息的交互。利用信息交互模块与外部进行管理信息交互，不但可以简化电路，降低成本，而且可以便于控制服务器，从而可以容易地对该服务器进行管理和维护，由此提高了服务器的运行稳定性。
-
公开(公告)号：CN102331941B
公开(公告)日：2014-07-02
申请号：CN201110188840.1
申请日：2011-07-07
申请人： 曙光信息产业股份有限公司
IPC分类号： G06F9/445
摘要： 本发明提供了一种龙芯主板硬盘切换管理的方法，BIOS在启动时对硬盘控制器进行扫描和初始化，硬盘控制器扫描硬盘设备，并读取硬盘切换模块的硬盘配置信息，将配置信息反馈回BIOS，BIOS根据反馈信息从硬盘启动操作系统。本发明通过验证，能够很好的控制SATA与IDE的工作顺序，保证了龙芯CPU+AMD？RS780E主板的稳定运行。
-
公开(公告)号：CN102708036A
公开(公告)日：2012-10-03
申请号：CN201210200385.7
申请日：2012-06-14
申请人： 曙光信息产业(北京)有限公司
摘要： 本发明提供了一种服务器，包括：BMC管理模块；以及信息交互模块，用于与所述BMC管理模块以及外部进行管理信息的交互。利用信息交互模块与外部进行管理信息交互，不但可以简化电路，降低成本，而且可以便于控制服务器，从而可以容易地对该服务器进行管理和维护，由此提高了服务器的运行稳定性。
-
公开(公告)号：CN102340366A
公开(公告)日：2012-02-01
申请号：CN201110205088.7
申请日：2011-07-21
申请人： 曙光信息产业股份有限公司
IPC分类号： H04J3/06
摘要： 本发明提供了一种千兆万兆复合网卡的单一时钟源，所述时钟源由现场可编程晶振，时钟缓冲器，万兆接口芯片和FPGA芯片组成；其中，现场可编程晶振的输出端连接到时钟缓冲器的输入端，时钟缓冲器的输出端连接到万兆接口芯片和FPGA的输入端，FPGA的输出端连接到现场可编程晶振的输入端。通过本发明使得在需要多个晶振的复合网卡中，共享了单一时钟源，有效降低了成本，维护了系统稳定性，并且还可以在任意修改系统参考时钟，有利于系统调试。
-
-
-
-
-
-
-
搜索结果
8 条记录 (耗时 0.023 秒)
