-
公开(公告)号：CN115695089B
公开(公告)日：2024-07-19
申请号：CN202211328059.4
申请日：2022-10-27
申请人： 北京旋极信息技术股份有限公司
摘要： 本文公开一种实现数据转发的方法、系统及桥接设备，包括：根据桥接设备在第一总线网络的终端地址信息、桥接设备在第二总线网络的第一节点地址信息和传输待处理数据的节点的第二节点地址信息，还包括：桥接设备接收待处理数据；桥接设备根据配置信息转发接收到的待处理数据；其中，桥接设备为第一总线网络连接有第一子设备时，桥接于第一总线网络和第二总线网络之间的设备，第一总线网络和第二总线网络为总线结构不同的两种网络。本发明实施例通过桥接设备实现不同总线网络的数据转发，解决了通过更新总线网络提升系统带宽过程中出现的数据传输的兼容问题。
-
公开(公告)号：CN118316987A
公开(公告)日：2024-07-09
申请号：CN202410455242.3
申请日：2024-04-16
申请人： 北京旋极信息技术股份有限公司
IPC分类号： H04L67/568 , H04L67/1097
摘要： 一种报文存储方法、系统和存储介质，该方法包括：通过执行写任务，根据接收到的总线报文的类型将所述总线报文转化成预设结构报文，并将所述预设结构报文作为数组元素，存储到缓存数组中；通过执行读任务，从所述缓存数组中读取预设结构报文，并存盘。该方案无需关心总线报文的负载长度和报文总长度，只需顺序及循环访问数组即可实现数据的读写，可以避免总线报文的负载长度和报文总长度各异带来的内存管理和数据结构设计复杂的问题，无额外的性能开销且设计简单不易出错，能够实现各种类型总线报文的高效存盘、便捷访问。
-
公开(公告)号：CN118192503A
公开(公告)日：2024-06-14
申请号：CN202410358250.6
申请日：2024-03-27
申请人： 北京旋极信息技术股份有限公司
IPC分类号： G05B23/02
摘要： 一种PLC测试系统、方法及计算机可读存储介质，包括：上位机、下位机和待测试PLC；上位机，用于获取待执行的目标测试用例的标识信息，从预先保存的测试用例集合中获取目标测试用例，并从目标测试用例中获取由周边设备执行的测试步骤的信息，根据获得的由周边设备执行的测试步骤的信息控制下位机执行相应的测试步骤；下位机，用于在上位机的控制下执行目标测试用例中由周边设备执行的测试步骤；待测试PLC，用于执行与目标测试用例对应的待测试PLC执行的测试步骤。本申请实施例在上位机的控制下，下位机和待测试PLC配合就完成了对PLC的测试，避免了真实周边设备的部署，从而极大程度节省了测试过程的资源耗费。
-
公开(公告)号：CN118133200A
公开(公告)日：2024-06-04
申请号：CN202410261573.3
申请日：2024-03-07
申请人： 北京旋极信息技术股份有限公司
IPC分类号： G06F18/2433 , G06F18/213 , G06F11/07 , G06F11/30 , G01D21/00
摘要： 一种故障诊断方法、装置和存储介质，该方法包括：对待诊断系统进行分块处理，得到多个待诊断块；针对每个待诊断块，分别计算该待诊断块的偏离度值；根据所述多个待诊断块的偏离度值的大小，确认所述待诊断系统发生故障的位置。通过该方案，通过将复杂的应用系统/装备进行分块，然后根据发生故障的待诊断块即可确认应用系统/装备发生故障的位置，能够快速且准确的找出复杂应用系统/装备的故障位置，从而能够及时进行维修，提升应用系统的运行效率，并且能够避免产生安全事故的发生。
-
公开(公告)号：CN117201223A
公开(公告)日：2023-12-08
申请号：CN202311039414.0
申请日：2023-08-17
申请人： 北京旋极信息技术股份有限公司
摘要： 一种节点耦合通信板卡、系统、方法和电子设备，属于通信技术领域，所述节点耦合通信板卡包括：四个接口、中间模块和两个转换模块组；所述四个接口包括两个第一类型接口和两个第二类型接口；所述两个第一类型接口分别与所述中间模块相连，所述两个第二类型接口分别通过一个所述转换模块组与所述中间模块相连，所述转换模块组用于所述第二类型接口和所述中间模块之间的数据转换；所述四个接口中的任意两个所述接口通过所述中间模块串接于一条通信总线链路中，适用于单一传输介质的通信总线链路，也适用于包括两种不同传输介质的通信总线链路，并且能满足一条通信总线链路或同时满足多条通信总线链路节点耦合的需要。
-
公开(公告)号：CN117081877A
公开(公告)日：2023-11-17
申请号：CN202311039421.0
申请日：2023-08-17
申请人： 北京旋极信息技术股份有限公司
IPC分类号： H04L12/40
摘要： 一种总线传输时延控制方法、系统、节点和存储介质，所述方法应用于1394总线系统中的远程节点RN，包括：在当前数据传输周期中，接收到STOF包后，监测截止到本节点在当前周期中进行数据传输的延时时长到达时，1394总线上无数据传输的静默时长；根据所述静默时长，计算本节点传输数据的新的延时时长；在下一数据发送周期中，根据所述新的延时时长，在接收到STOF包后进行延时数据传输；其中，所述新的延时时长小于本节点在当前数据传输周期中的延时时长。本公开实施例提供的方案，基于已搭建好的1394总线系统中的节点结构，监测各节点的实际总线占用时长，进行相应调整，缩减各节点的数据传输延时，以达到更优的传输资源利用率，提高整体总统系统的数据带宽。
-
公开(公告)号：CN116838470A
公开(公告)日：2023-10-03
申请号：CN202310757627.0
申请日：2023-06-26
申请人： 北京旋极信息技术股份有限公司
摘要： 本申请公开了一种发动机工作周期检测方法及装置和发动机，在发动机在一个工作循环中最先做功的缸上采集油压信号，实现简单且更加有利于后续准确定位出一个工作循环中各缸做功和进排气门落座位置；而且，对采集到的油压信号进行缩放处理，实现了在不改变峰值位置的情况下，对原始采集到的油压信号进行优化，达到了缩小无效信号，放大有效信号的目的，并通过滑动窗口算法更优地实现了对发动机每个工作循环的定位，准确地定位出了发动机各缸的进排气门落座和做功产生的冲击位置，为后续发动机进行故障诊断提供了有力保障。
-
公开(公告)号：CN116661825A
公开(公告)日：2023-08-29
申请号：CN202310588625.3
申请日：2023-05-23
申请人： 北京旋极信息技术股份有限公司
摘要： 本文公开一种实现在线升级的系统，包括：上位机、现场可编程闸阵列(FPGA)模块和串行外设接口(SPI)闪存(FLASH)芯片；上位机通过PCIE总线连接FPGA模块，FPGA模块通过双工模式连接SPI FLASH芯片；FPGA模块包括通过预设总线连接的：与PCIE总线通信的XDMA IP核、用于系统交互的高级可扩展接口中央互联核，对SPI FLASH芯片执行读写操作的AXI Quad SPI IP核；上位机通过PCIE总线将使能(QE)命令通过FPGA模块下发到SPI FLASH芯片，以使能SPI FLASH芯片四线配置模式；通过控制FPGA模块中的AXI Quad SPI IP核，对SPI FLASH芯片进行读写，将配置文件烧写至SPI FLASH芯片；FPGA模块将QE命令下发到SPI FLASH芯片，通过AXI Quad SPI IP核对SPI FLASH芯片进行读写操作。本发明实施例简化了在线升级功能逻辑，降低了配置文件烧写时的逻辑资源消耗。
-
公开(公告)号：CN111541443B
公开(公告)日：2023-08-22
申请号：CN202010290537.1
申请日：2020-04-14
申请人： 北京旋极信息技术股份有限公司
IPC分类号： H03K19/0175
摘要： 一种信号传输电路，用于连接第一单元和至少一个第二单元，在第一单元和第二单元之间持续传输第一类型信号，并分时传输至少一个第二类型信号。信号传输电路包括：一根传输线、稳压子电路以及地线；传输线分别与第一单元和第二单元连接，地线分别与第一单元和第二单元连接；稳压子电路与第二单元一一对应；稳压子电路与传输线、第二单元以及地线连接。
-
-
-
-
-
-
-
-
-
搜索结果
402 条记录 (耗时 0.059 秒)
