-
公开(公告)号：CN105359633B
公开(公告)日：2018-03-13
申请号：CN201480038371.7
申请日：2014-06-23
Applicant: AT&S奥地利科技与系统技术股份公司
IPC: H05K1/18 , H01L23/00 , H05K3/02 , H01L21/683 , H01L23/538
CPC classification number: H05K3/32 , H01L21/568 , H01L23/5389 , H01L24/24 , H01L24/82 , H01L2224/04105 , H01L2224/8203 , H05K1/0298 , H05K1/09 , H05K1/185 , H05K3/0026 , H05K3/02 , H05K3/4697 , H05K2201/0195 , H05K2201/09509 , H05K2201/10674 , H05K2203/0574 , H05K2203/1469
Abstract: 本发明涉及用于将嵌入在印制电路板(2)中的电子构件(1)电连接和重新接线的方法，其特征在于以下步骤：将第一永久抗蚀层(9)施加至该印制电路板(2)的一接点侧(8)，将该第一永久抗蚀层(9)结构化以在该电子构件(1)的接点(7)的范围内产生凹处(10)，将第二永久抗蚀层(11)施加至该已结构化的第一永久抗蚀层(9)上，将该第二永久抗蚀层(11)结构化以将在该些接点(7)的范围内的凹处(10)露出，并产生符合所期望的导电轨道(15)的露出处(12)，向该些露出处(10、12)以铜作化学涂层，流电地以铜填充该些露出处(10、12)，并将在该些凹处(10、12)之间的区域中的多余的铜去除。
-
公开(公告)号：CN105934823A
公开(公告)日：2016-09-07
申请号：CN201480074135.0
申请日：2014-10-09
Applicant: AT&S奥地利科技与系统技术股份公司
IPC: H01L23/538 , H05K1/18
Abstract: 印刷电路板结构(21、22)，其包含至少一层绝缘层(10)、至少一层导体层(11、12)，以及至少一个内嵌的构件(1、23‑26)，其具有接点焊盘(5)，接点焊盘具有外屏障层(4)，而在该结构中至少两个导体路径/导体层(19、20)是以通路(9；9d、9g、9s)连接至至少两个连接处(8；8d、8g、8s)，而每条通路(9；9d、9g、9s)皆从一导体路径/导体层(11、12)直接通至该构件(1、23–26)的相应连接处(8；8d、8g、8s)的屏障接点层(4；4d、4g、4s)。
-
公开(公告)号：CN105359633A
公开(公告)日：2016-02-24
申请号：CN201480038371.7
申请日：2014-06-23
Applicant: AT&S奥地利科技与系统技术股份公司
IPC: H05K1/18 , H01L23/00 , H05K3/02 , H01L21/683 , H01L23/538
CPC classification number: H05K3/32 , H01L21/568 , H01L23/5389 , H01L24/24 , H01L24/82 , H01L2224/04105 , H01L2224/8203 , H05K1/0298 , H05K1/09 , H05K1/185 , H05K3/0026 , H05K3/02 , H05K3/4697 , H05K2201/0195 , H05K2201/09509 , H05K2201/10674 , H05K2203/0574 , H05K2203/1469
Abstract: 本发明涉及用于将嵌入在印制电路板(2)中的电子构件(1)电连接和重新接线的方法，其特征在于以下步骤：将第一永久抗蚀层(9)施加至该印制电路板(2)的一接点侧(8)，将该第一永久抗蚀层(11)结构化以在该电子构件(1)的接点(7)的范围内产生凹处(10、12)，将第二永久抗蚀层(11)施加至该已结构化的第一永久抗蚀层(9)上，将该第二永久抗蚀层(11)结构化以将在该些接点(7)的范围内的凹处(10)露出，并产生符合所期望的导电轨道(15)的露出处(12)，向该些露出处(10、12)以铜作化学涂层，流电地以铜填充该些露出处(10、12)，并将在该些凹处(10、12)之间的区域中的多余的铜去除。
