公开(公告)号：CN116845046A

公开(公告)日：2023-10-03

申请号：CN202210780983.X

申请日：2022-07-04

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 井上绘美子 ,  岸田基也 ,  早濑茂昭 ,  前多和诗

IPC: H01L23/485 ,  H01L21/48

Abstract: 实施方式提供一种能够抑制半绝缘性膜的导电率的上升的半导体装置和半导体装置的制造方法。根据一个实施方式，半导体装置具有半导体层、导电膜、第一绝缘膜以及第二绝缘膜。半导体层具有设置有半导体元件的元件区域和包围所述元件区域的末端区域。导电膜设置在所述元件区域上和所述末端区域上。第一绝缘膜在所述末端区域上以及所述元件区域的与所述末端区域相邻的部分上设置在所述导电膜上。所述第二绝缘膜设置在所述第一绝缘膜上，具有比所述第一绝缘膜的电阻率低且比所述导电膜的电阻率高的电阻率。

公开(公告)号：CN115841942A

公开(公告)日：2023-03-24

申请号：CN202210127975.5

申请日：2022-02-11

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 井上绘美子 ,  西川幸江

IPC: H01L21/28 ,  H01L29/423

Abstract: 本发明实施方式提供提高了栅极焊盘的密合性的半导体装置及其制造方法。实施方式的半导体装置具备硅基板、第1层、第2层、阻挡金属和栅极焊盘。上述第1层由上述硅基板上所具备的氧化膜形成。上述第2层是在上述第1层的上表面中至少选择性地具有凹凸部的层，上述凹凸部具有比在以平面状形成该层的情况下产生的凹凸深的凹凸。上述阻挡金属在上述第2层2的上表面按照上述凹凸部的形状而形成。上述栅极焊盘介由上述阻挡金属与上述硅基板密合。