单元特定渐进式对准的半导体装置及方法

    公开(公告)号:CN116487354A

    公开(公告)日:2023-07-25

    申请号:CN202310352378.7

    申请日:2017-09-18

    Abstract: 本发明的半导体装置可包括:设置在密封剂内的半导体晶粒,半导体晶粒与由密封剂形成的封装边缘不对准。半导体晶粒的总径向位移可描述半导体晶粒和封装边缘之间未对准。增层互连结构可包括形成在半导体晶粒和密封剂之上的两个或更多的层,两个或更多的层包括至少一个重分布层RDL。总径向位移可分布在增层互连结构的两个或更多的层上。半导体晶粒和封装边缘的平均未对准可大于至少一个单元特定图案相对于封装边缘的平均未对准。

    全模制周边堆叠封装设备

    公开(公告)号:CN108292628B

    公开(公告)日:2023-06-06

    申请号:CN201680067826.7

    申请日:2016-11-21

    Abstract: 本发明提供了一种制造半导体器件的方法,所述方法可包括:提供包括半导体晶粒安装位点的临时载体,并且在所述临时载体上方形成绝缘层。导电焊盘可在所述绝缘层中的开口内形成,并且被定位在所述晶粒安装区域内部和外部。背面再分布层(RDL)可在所述临时载体上方形成,之后将半导体晶粒安装在所述晶粒安装位点处。导电互连件可在所述半导体晶粒安装位点的周边中的所述临时载体上方形成。半导体晶粒可正面朝上安装到所述绝缘层。导电互连件、背面RDL和半导体晶粒可以用模制化合物密封。堆焊互连结构可以形成并连接到所述半导体晶粒和所述导电互连件。在研磨工艺中可以移除所述临时载体,并暴露所述导电焊盘。

    全模制周边堆叠封装设备

    公开(公告)号:CN108604571B

    公开(公告)日:2023-02-17

    申请号:CN201680067520.1

    申请日:2016-11-15

    Abstract: 本发明公开了一种制备半导体器件的方法,所述方法可包括提供具有半导体管芯安装位点的临时载体,以及将导电互连件形成在所述半导体管芯安装位点的周边中的所述临时载体上方。半导体管芯可安装在所述半导体管芯安装位点处。可使用模制化合物密封所述导电互连件和半导体管芯。可暴露所述导电互连件的第一端。可移除所述临时载体以暴露与所述导电互连件的所述第一端相反的所述导电互连件的第二端。可蚀刻所述导电互连件以使所述导电互连件的所述第二端相对于所述模制化合物凹进。所述导电互连件可包括第一部分、第二部分以及设置在所述第一部分与所述第二部分之间的蚀刻停止层。

    全模制的微型化半导体模块

    公开(公告)号:CN108307661B

    公开(公告)日:2022-07-08

    申请号:CN201680067827.1

    申请日:2016-11-18

    Abstract: 本发明公开了一种半导体模块,该半导体模块可包括全模制基底部分,该全模制基底部分包括平坦表面,该全模制基底部分还包括半导体晶粒、导电柱及包封物,该半导体晶粒包括接触垫,该导电柱耦接至接触垫并延伸至该平坦表面,并且该包封物设置于该有源表面之上、四个侧表面之上并围绕该导电柱,其中该导电柱的末端在该全模制基底部分的平坦表面处自该包封物暴露。堆积互连结构包括可设置于该全模制基底部分之上的布线层。可光成像焊料屏蔽材料可设置于该布线层之上且包括开口,以形成电耦接至该半导体晶粒及该导电柱的表面安装装置(SMD)平台垫。可运用表面安装技术(SMT)将SMD组件电耦接至该SMD平台垫。

    用于功率装置的全模制半导体封装及其制造方法

    公开(公告)号:CN112204718A

    公开(公告)日:2021-01-08

    申请号:CN201980027586.1

    申请日:2019-04-23

    Abstract: 本申请公开一种制作半导体装置的方法,可包括提供一半导体裸片,该半导体裸片包含一前表面,该前表面包含一栅极压焊点及一源极压焊点,该半导体裸片还包含与该前表面相对的一背表面,该背表面包含一漏极。一栅极立柱可形成于该栅极压焊点上方并耦接至该栅极压焊点。一源极立柱可形成于该源极压焊点上方并耦接至该源极压焊点。一封装物可形成于该半导体裸片上方。一通孔互连结构可延伸于该封装物的相对的第一表面与第二表面之间。一RDL可经耦接至该栅极立柱、该源极立柱、及至该通孔互连结构。在将该半导体裸片从其原生晶圆单切之后以及在形成该封装物于该半导体裸片上方之后,可将一焊盘压焊点形成于该半导体裸片的该背表面上方并耦接至该漏极。

    单元特定渐进式对准的半导体装置及方法

    公开(公告)号:CN109791894B

    公开(公告)日:2023-05-02

    申请号:CN201780057483.0

    申请日:2017-09-18

    Abstract: 本发明公开一种半导体装置及方法可包括:测量在嵌入式晶粒面板内的多个半导体晶粒的各自的真实位置。确定多个半导体晶粒中的每个的总径向位移。通过根据优先级列表将总径向位移的一部分分步至每个层,将多个半导体晶粒的每个总径向位移分步至每个半导体晶粒的两个或更多层,以形成用于每一层的分布径向位移。可使用每一层的分布径向位移来变换用于多个半导体晶粒的每一层的变换。在多个半导体晶粒的每个上可形成单元特定图案,该单元特定图案含有用于多个层的每个的变换。

    全模制周边堆叠封装设备

    公开(公告)号:CN108604571A

    公开(公告)日:2018-09-28

    申请号:CN201680067520.1

    申请日:2016-11-15

    Abstract: 本发明公开了一种制备半导体器件的方法,所述方法可包括提供具有半导体管芯安装位点的临时载体,以及将导电互连件形成在所述半导体管芯安装位点的周边中的所述临时载体上方。半导体管芯可安装在所述半导体管芯安装位点处。可使用模制化合物密封所述导电互连件和半导体管芯。可暴露所述导电互连件的第一端。可移除所述临时载体以暴露与所述导电互连件的所述第一端相反的所述导电互连件的第二端。可蚀刻所述导电互连件以使所述导电互连件的所述第二端相对于所述模制化合物凹进。所述导电互连件可包括第一部分、第二部分以及设置在所述第一部分与所述第二部分之间的蚀刻停止层。

Patent Agency Ranking