基于FPGA的无线自组网时间同步方法、系统及介质

    公开(公告)号:CN114584246A

    公开(公告)日:2022-06-03

    申请号:CN202210197185.4

    申请日:2022-03-01

    Inventor: 张琪琪 张璐 黄鹏

    Abstract: 本发明公开了基于FPGA的无线自组网时间同步方法、系统及介质,涉及无线通信技术领域,其技术方案要点是:主站节点发送包含当前时间t0的syn时间帧;当从站节点接收到syn时间帧后,从syn时间帧中提取当前时间t0对从站节点的时间进行更新;从站节点发送包含当前时间t2的req时间帧;主站节点收到req时间帧后记录本节点的当前时间t3;主站节点发送包含当前时间t4和t3的ack时间帧;当从站节点收到ack时间帧后记录本节点当前时间t5,依据当前时间t2、t3、t4和t5计算得到传输时延,并进行时间补偿。本发明通过设计时间帧协议,节点之间的时间同步只需交互各自的时间信息,以减少时间同步的网络开销。

    一种适用于TDMA通信体制的抗干扰方法及装置

    公开(公告)号:CN115412126A

    公开(公告)日:2022-11-29

    申请号:CN202211040832.7

    申请日:2022-08-29

    Inventor: 黄鹏 余波 张琪琪

    Abstract: 本发明公开了一种适用于TDMA通信体制的抗干扰方法及装置,包括上电抗干扰处理,步骤1,TDMA自组网系统上电复位;步骤2,主站采用某频点,以预设固定周期周期性发送入网同步信息至从站;从站根据接收的入网同步信息进行同步应答,并发送应答信息至主站;主站收到从站的应答信息后,再发送响应信息至从站;步骤3,以步骤2为一次同步过程,若连续预设次数同步失败,则认为该频点不可用,无法进行数据通信;采用自适应频点切换策略,重新进行入网同步过程;若连续预设次数同步成功,则认为该频点可用,保持该频点进行数据通信。本发明达到抗干扰目的,提高了系统的可靠性,还降低了软件的实现复杂度、节省了硬件资源开销。

    一种基于射频芯片的自适应信号功率测量方法、系统及介质

    公开(公告)号:CN118826905A

    公开(公告)日:2024-10-22

    申请号:CN202411108486.0

    申请日:2024-08-13

    Abstract: 本发明公开了一种基于射频芯片的自适应信号功率测量方法、系统及介质,属于功率测量技术领域。方法包括:步骤1:使用处理器系统对射频芯片进行初始化,使得射频芯片、射频前端处于接收状态;步骤2:接收待检测射频信号,在每个时隙结束时读取寄存器中已更新的RSSI功率测量值PRSSI;步骤3:将RSSI功率测量值PRSSI扣除外部增益得到待补偿功率测量值PS;若未建立功率补偿表则执行步骤4,若已建立功率补偿表则执行步骤5;步骤4:建立功率补偿表;步骤5:计算查表序号并对待补偿功率测量值PS进行功率值补偿得到最终功率测量值。通过查询功率补偿表的方式对功率测量误差进行补偿,补偿相对独立,不会影响其他校准点的结果。

    一种CCSDS标准中LDPC译码器的码字存储方法

    公开(公告)号:CN118138057A

    公开(公告)日:2024-06-04

    申请号:CN202410106616.0

    申请日:2024-01-25

    Abstract: 本发明公开了一种CCSDS标准中LDPC译码器的码字存储方法,涉及数字信息数据传输技术领域。LDPC译码器的结构包括多个级联的深度为32的存储单元RAM1~RAMx,变量节点处理单元VNU,校验节点处理单元CNU,多个存储单元RAM级联可以满足不同码率下不同维数子循环矩阵的存储;另外考虑到FPGA硬件资源有限,在迭代译码的过程中,由于变量节点与校验节点交替更新,本发明将中间结果信息交替写入RAM中,节省了一半的存储资源;变量节点处理单元VNU通过采用流水线架构来减少路径时延,本发明可以有效地降低硬件复杂度和提高吞吐量,同时能够实现码率可调。

    基于FPGA的无线自组网时间同步方法、系统及介质

    公开(公告)号:CN114584246B

    公开(公告)日:2023-08-15

    申请号:CN202210197185.4

    申请日:2022-03-01

    Inventor: 张琪琪 张璐 黄鹏

    Abstract: 本发明公开了基于FPGA的无线自组网时间同步方法、系统及介质,涉及无线通信技术领域,其技术方案要点是:主站节点发送包含当前时间t0的syn时间帧;当从站节点接收到syn时间帧后,从syn时间帧中提取当前时间t0对从站节点的时间进行更新;从站节点发送包含当前时间t2的req时间帧;主站节点收到req时间帧后记录本节点的当前时间t3;主站节点发送包含当前时间t4和t3的ack时间帧;当从站节点收到ack时间帧后记录本节点当前时间t5,依据当前时间t2、t3、t4和t5计算得到传输时延,并进行时间补偿。本发明通过设计时间帧协议,节点之间的时间同步只需交互各自的时间信息,以减少时间同步的网络开销。

    一种适用于TDMA通信体制的抗干扰方法及装置

    公开(公告)号:CN115412126B

    公开(公告)日:2023-09-22

    申请号:CN202211040832.7

    申请日:2022-08-29

    Inventor: 黄鹏 余波 张琪琪

    Abstract: 本发明公开了一种适用于TDMA通信体制的抗干扰方法及装置,包括上电抗干扰处理,步骤1,TDMA自组网系统上电复位;步骤2,主站采用某频点,以预设固定周期周期性发送入网同步信息至从站;从站根据接收的入网同步信息进行同步应答,并发送应答信息至主站;主站收到从站的应答信息后,再发送响应信息至从站;步骤3,以步骤2为一次同步过程,若连续预设次数同步失败,则认为该频点不可用,无法进行数据通信;采用自适应频点切换策略,重新进行入网同步过程;若连续预设次数同步成功,则认为该频点可用,保持该频点进行数据通信。本发明达到抗干扰目的,提高了系统的可靠性,还降低了软件的实现复杂度、节省了硬件资源开销。

Patent Agency Ranking