公开(公告)号：CN1685502B

公开(公告)日：2010-07-21

申请号：CN200380100133.6

申请日：2003-11-18

Applicant: 卡西欧计算机株式会社

Inventor： 青木由隆 ,  西*纱耶香

IPC: H01L23/31 ,  H01L23/522 ,  H01L23/528

CPC classification number: H01L23/3114 ,  H01L23/5222 ,  H01L23/528 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 在半导体衬底1上配置连接焊盘2、绝缘膜、接地层6、保护膜、第一到第三线路7，8，9、以及线路上的接线柱S0、S1、G、D。在此情况下，第一线路7发送高频信号，并且用于抑制高频信号衰减的虚设焊盘部分7b和虚设接线柱D配置在线路的中间，并且不连接到外部电路。在接线柱S0、D下部接地层6中配置用于减少浮置电容的开口。