-
公开(公告)号：CN112332639B
公开(公告)日：2021-05-18
申请号：CN202011125642.6
申请日：2020-10-20
Applicant: 南京工业大学
Abstract: 本发明公开了一种可实现任意倍次降频的脉冲边沿独立分配电路及方法，包括FPGA驱动信号产生模块，所述FPGA驱动信号产生模块产生n个驱动信号；多电平变换器，所述多电平变换器由n个结构相同的开关单元电路相互串联而成，n∈N+，所述开关单元电路设置有开关管，所述开关管的开通和关断由FPGA驱动信号产生模块产生的驱动信号控制；以及，线性放大器，与所述多电平变换器连接；所提出的任意倍次降频的脉冲边沿独立分配方法可以实现开关频率相对于跟踪信号频率的m/n降频，其中n/m为正有理数(即正整数和正分数)；同时有效地拓展开关管的开通或关断时间，提升开关管高频工作时的可靠性。
-
公开(公告)号：CN112332639A
公开(公告)日：2021-02-05
申请号：CN202011125642.6
申请日：2020-10-20
Applicant: 南京工业大学
Abstract: 本发明公开了一种可实现任意倍次降频的脉冲边沿独立分配电路及方法，包括FPGA驱动信号产生模块，所述FPGA驱动信号产生模块产生n个驱动信号；多电平变换器，所述多电平变换器由n个结构相同的开关单元电路相互串联而成，n∈N+，所述开关单元电路设置有开关管，所述开关管的开通和关断由FPGA驱动信号产生模块产生的驱动信号控制；以及，线性放大器，与所述多电平变换器连接；所提出的任意倍次降频的脉冲边沿独立分配方法可以实现开关频率相对于跟踪信号频率的m/n降频，其中n/m为正有理数(即正整数和正分数)；同时有效地拓展开关管的开通或关断时间，提升开关管高频工作时的可靠性。
