-
公开(公告)号：CN114785932B
公开(公告)日：2023-08-11
申请号：CN202210473725.7
申请日：2022-04-29
Applicant: 北京控制工程研究所
Abstract: 一种基于光纤的虚拟高速相机阵列数据缓冲逻辑设计方法，按照预设通讯协议对虚拟多路相机的图像数据进行分拆预处理，生成模拟多通道相机阵列的数据流；数据流经双通道的光纤传输，保证了数据传输速率和数据的安全性；数据流的高传输速率和数据通讯协议保证了输入FPGA并行图像算法模块的多路相机数据的同步性；在图像接收端采用按行循环缓冲方式降低了FPGA硬件资源消耗；可对航天器外的相机阵列进行模拟，无须实际的相机阵列，大大降低了硬件和算法迭代及测试成本，提高了开发、测试的效率和准确性。
-
公开(公告)号：CN114785932A
公开(公告)日：2022-07-22
申请号：CN202210473725.7
申请日：2022-04-29
Applicant: 北京控制工程研究所
Abstract: 一种基于光纤的虚拟高速相机阵列数据缓冲逻辑设计方法，按照预设通讯协议对虚拟多路相机的图像数据进行分拆预处理，生成模拟多通道相机阵列的数据流；数据流经双通道的光纤传输，保证了数据传输速率和数据的安全性；数据流的高传输速率和数据通讯协议保证了输入FPGA并行图像算法模块的多路相机数据的同步性；在图像接收端采用按行循环缓冲方式降低了FPGA硬件资源消耗；可对航天器外的相机阵列进行模拟，无须实际的相机阵列，大大降低了硬件和算法迭代及测试成本，提高了开发、测试的效率和准确性。
-
Patent Agency Ranking
公开(公告)号：CN115269136A
公开(公告)日：2022-11-01
申请号：CN202210692953.3
申请日：2022-06-17
Applicant: 北京控制工程研究所
IPC: G06F9/48 , G06F9/4401 , G06F15/16
Abstract: 本发明涉及一种异构多核平台分区操作系统调度方法及系统，首先将异构多核处理器按照处理速度划分为组，建立异构处理器核管理表。采用带索引表头的链表结构对处理器核进行管理。建立处理器核和分区之间的映射关系。运行关键任务的重要分区使用高速的处理器核以确保执行时间。重要分区的任务采用主备任务集的方法，当主任务集发生错误时运行备任务集的任务确保关键任务正确执行。本发明解决了现有技术使用异构多核处理器进行任务处理时关键任务出错引发严重后果的问题，提供了可靠的任务调度方法。
-
公开(公告)号：CN110083492B
公开(公告)日：2023-03-07
申请号：CN201910351235.8
申请日：2019-04-28
Applicant: 北京控制工程研究所
IPC: G06F11/18
Abstract: 本发明提供了一种电路关键寄存器三模冗余加固方法及装置，属于寄存器技术领域。所述方法包括：确定电路中各时序路径对应的第一时延，并将各时序路径对应的第一时延中的最大的确定为关键路径，其余为非关键路径；确定各非关键路径进行三模冗余加固后对应的第二时延；将各个非关键路径的第二时延分别与关键路径对应的第一时延进行比较，将第二时延不大于关键路径对应的第一时延的非关键路径确定为待加固路径；对待加固路径上的寄存器进行三模冗余加固。该方法实现简单有效，消除了传统三模冗余加固方法对系统性能造成的不利影响，提升了电路可靠性，并且将因加固产生的额外开销控制在不影响系统性能的合理范围内，具有很高的实际应用价值。
-
公开(公告)号：CN110083492A
公开(公告)日：2019-08-02
申请号：CN201910351235.8
申请日：2019-04-28
Applicant: 北京控制工程研究所
IPC: G06F11/18
Abstract: 本发明提供了一种电路关键寄存器三模冗余加固方法及装置，属于寄存器技术领域。所述方法包括：确定电路中各时序路径对应的第一时延，并将各时序路径对应的第一时延中的最大的确定为关键路径，其余为非关键路径；确定各非关键路径进行三模冗余加固后对应的第二时延；将各个非关键路径的第二时延分别与关键路径对应的第一时延进行比较，将第二时延不大于关键路径对应的第一时延的非关键路径确定为待加固路径；对待加固路径上的寄存器进行三模冗余加固。该方法实现简单有效，消除了传统三模冗余加固方法对系统性能造成的不利影响，提升了电路可靠性，并且将因加固产生的额外开销控制在不影响系统性能的合理范围内，具有很高的实际应用价值。
-
公开(公告)号：CN111787245B
公开(公告)日：2022-10-14
申请号：CN202010462584.X
申请日：2020-05-27
Applicant: 北京控制工程研究所
IPC: H04N5/355 , H04N5/372 , H04N5/3728
Abstract: 本发明涉及一种基于FPGA的CCD星敏感器串并联动图像采集方法及系统，该方法在原有以串行控制流程进行图像采集的基础上，根据CCD星敏感器的工作特点，将存储区和图像区的功能进行拆分，提出以串并联动的方式进行图像采集的方案，从而大幅缩短一次图像采集所需要的时间，进而缩短CCD星敏感器的处理周期，进行高速成像采集工作。
-
公开(公告)号：CN111787245A
公开(公告)日：2020-10-16
申请号：CN202010462584.X
申请日：2020-05-27
Applicant: 北京控制工程研究所
IPC: H04N5/355 , H04N5/372 , H04N5/3728
Abstract: 本发明涉及一种基于FPGA的CCD星敏感器串并联动图像采集方法及系统，该方法在原有以串行控制流程进行图像采集的基础上，根据CCD星敏感器的工作特点，将存储区和图像区的功能进行拆分，提出以串并联动的方式进行图像采集的方案，从而大幅缩短一次图像采集所需要的时间，进而缩短CCD星敏感器的处理周期，进行高速成像采集工作。
-
-
-
-
-
-
Search Results
7
records
(took 0.033 seconds)
