-
公开(公告)号：CN108122529B
公开(公告)日：2021-08-17
申请号：CN201810072670.2
申请日：2018-01-25
Applicant: 京东方科技集团股份有限公司 , 重庆京东方光电科技有限公司
IPC: G09G3/20
Abstract: 本发明公开了一种栅极驱动单元及其驱动方法和栅极驱动电路，包括：移位寄存器和若干个输出控制模块，各输出控制模块均连接有对应的时钟扫描信号线和对应的第一扫描信号输出端；输出控制模块包括：第一输出控制子模块和输出复位子模块；第一输出控制子模块与移位寄存器的信号输出端、对应的时钟扫描信号线、对应的第一扫描信号输出端均连接，用于在移位寄存器的信号输出端所输出的信号的控制下，将对应的时钟扫描信号线中的时钟扫描信号发送至对应的第一扫描信号输出端，以供第一扫描信号输出端输出第一扫描信号。本发明的技术方案可实现一个移位寄存器能够对应于多条栅线的驱动，进而能有效减少移位寄存器的数量，有利于窄边框化。
-
公开(公告)号：CN108231032B
公开(公告)日：2021-01-26
申请号：CN201810163018.1
申请日：2018-02-26
Applicant: 京东方科技集团股份有限公司 , 重庆京东方光电科技有限公司
Abstract: 本发明公开了移位寄存器、栅极驱动电路以及包括栅极驱动电路的显示装置。移位寄存器，包括输出控制节点(PU)、第一去噪模块和驱动输出端，所述第一去噪模块包括第一去噪节点(PD)，用于在所述脉冲信号的输出结束之后对所述输出控制节点放电，所述移位寄存器还包括第二去噪模块，所述第二去噪模块包括第二去噪节点(PDN)，所述驱动输出端的所述脉冲信号的输出引起对所述第二去噪节点的充电，并且所述第二去噪节点用于在所述脉冲信号的输出结束之后对所述输出控制节点放电。本发明防止GOA电路的多输出，提高了电路稳定性，而且无需在GOA末端设置复位电路，有利于窄边框设计。
-
公开(公告)号：CN107068033B
公开(公告)日：2020-12-08
申请号：CN201710056396.5
申请日：2017-01-25
Applicant: 京东方科技集团股份有限公司 , 重庆京东方光电科技有限公司
Abstract: 本发明公开了一种移位寄存器单元、栅极驱动电路、测试方法及显示装置，属于显示技术领域。该移位寄存器单元包括：输出控制模块和测试输出模块；该输出控制模块分别与时钟信号端和信号输出端连接，用于在来自该时钟信号端的时钟信号的控制下，向该信号输出端输出驱动信号；该测试输出模块分别与该信号输出端、控制信号端和测试输出端连接，用于在来自该控制信号端的控制信号的控制下，向该测试输出端输出来自该信号输出端的驱动信号。因此，当需要对栅极驱动电路中各移位寄存器单元输出的驱动信号进行检测时，可以直接通过该测试输出端进行检测，而无需再对显示装置进行解封装，该测试的效率较高，且不会损坏显示装置。
-
公开(公告)号：CN106019659B
公开(公告)日：2019-12-06
申请号：CN201610615045.9
申请日：2016-07-29
Applicant: 京东方科技集团股份有限公司 , 重庆京东方光电科技有限公司
IPC: G02F1/13 , G02F1/1333
Abstract: 本发明提供了一种基板及其修复方法、制作方法，该基板中，信号线包括在两端的主体部分之间并联连接的多个导电连接结构。这样在后续需要修复时，可以通过激光切割的方式将其中的一些导电连接结构切断，从而使得对应的信号线的电阻增大。
-
公开(公告)号：CN106935179B
公开(公告)日：2019-08-02
申请号：CN201710237590.3
申请日：2017-04-12
Applicant: 京东方科技集团股份有限公司 , 重庆京东方光电科技有限公司
CPC classification number: G09G3/20 , G09G2310/0267 , G09G2310/0286 , G11C19/28
Abstract: 提供一种阵列基板栅极驱动电路及其驱动方法和显示装置。该阵列基板栅极驱动电路包含至少一个移位寄存器组，每个移位寄存器组包含级联在一起的多个移位寄存器，所述多个移位寄存器包含第一移位寄存器、连接位置在所述第一移位寄存器之后的第二移位寄存器以及连接位置在所述第二移位寄存器之后的第三移位寄存器，其中，所述第三移位寄存器设置有初始化端，并且所述初始化端连接到所述第一移位寄存器的输出端。
-
公开(公告)号：CN108806630A
公开(公告)日：2018-11-13
申请号：CN201810717681.1
申请日：2018-07-03
Applicant: 京东方科技集团股份有限公司 , 重庆京东方光电科技有限公司
CPC classification number: G09G3/3677 , G09G3/20 , G09G2310/0286 , G11C19/28
Abstract: 本申请公开了一种移位寄存器、栅极驱动电路及显示装置，通过增加第二去噪模块，第二去噪模块和输出模块配合工作可以确保在输入阶段和输出阶段均可以较好的保持下拉节点为低电位，不会产生现有技术中直流功耗损失的问题，且上拉节点PU的充电效果较好；并且还可以预防下拉模块以及下拉控制模块中的晶体管设计尺寸过大或者工艺差异引起该晶体管迁移率过大时，可能会导致上拉节点不能正常充电，引起GOA单元电路稳定性较差而输出异常的问题。
-
公开(公告)号：CN105245089B
公开(公告)日：2018-08-03
申请号：CN201510752513.2
申请日：2015-11-06
Applicant: 京东方科技集团股份有限公司
CPC classification number: G11C19/287 , G09G3/20 , G09G2300/0426 , G09G2310/0286
Abstract: 本发明提供种用于栅极驱动电路的补充复位模块,包括上拉控制单元、下拉控制单元、时钟信号输入端、预定电平输入端、第控制信号输入端、第二控制信号输入端和信号输出端,上拉控制单元的控制端与时钟信号输入端相连,上拉控制单元的输出端与补充复位模块的信号输出端相连,下拉控制单元的第控制端与第控制信号输入端相连,下拉控制单元的第二控制端与所述第二控制信号输入端相连,下拉控制单元的输入端与预定电平输入端相连,下拉控制单元的输出端与信号输出端相连。本发明还提供种栅极驱动电路和种显示装置。本发明所提供的栅极驱动电路能够输出稳定的信号。
-
公开(公告)号：CN105096904B
公开(公告)日：2018-04-10
申请号：CN201510635164.6
申请日：2015-09-30
Applicant: 京东方科技集团股份有限公司
IPC: G09G3/36
CPC classification number: G09G3/36
Abstract: 本发明涉及一种栅极驱动单元电路，其包括输入单元、输出单元、上拉节点控制单元、下拉节点控制单元和下拉单元。输入单元用于将第一输入信号端的电压传输至第一节点。上拉节点控制单元用于将第一电压端或第二电压端的电压传输至上拉节点。输出单元用于将第一控制信号端的电压传输至输出信号端。下拉节点控制单元用于将第一电压端或者第二电压端的电压传输至下拉节点。下拉单元用于将第二电压端的电压传输至输出信号端。本发明还涉及栅极驱动电路、显示装置和栅极驱动单元电路的驱动方法。
-
公开(公告)号：CN104616616B
公开(公告)日：2017-12-15
申请号：CN201510075641.8
申请日：2015-02-12
Applicant: 京东方科技集团股份有限公司
IPC: G09G3/20
CPC classification number: G09G3/2092 , G09G2300/0809 , G09G2310/0267 , G09G2310/0286 , G11C19/28 , G11C19/287
Abstract: 本发明提供一种栅极驱动电路，包括至少一组时钟信号线和级联的多级移位寄存单元，每组时钟信号线包括两条时钟信号线，多级所述移位寄存单元被划分为至少一组，并且每组时钟信号线对应一组所述移位寄存单元，每组时钟信号线中的一条时钟信号线与该组时钟信号线对应的一组移位寄存单元中的最后一级移位寄存单元的复位信号输入端相连。本发明还提供一种阵列基板、一种显示装置和一种栅极驱动电路的驱动方法。在本发明中，通过时钟信号线输入的时钟信号为用作复位单元的移位寄存单元提供复位信号，因此，无需在栅极驱动电路中增加额外的复位单元或额外的薄膜晶体管，从而简化了栅极驱动电路的总体结构，有利于实现显示装置的窄边框设计。
-
公开(公告)号：CN104616618B
公开(公告)日：2017-04-26
申请号：CN201510102986.8
申请日：2015-03-09
Applicant: 京东方科技集团股份有限公司
CPC classification number: G09G5/003 , G09G3/20 , G09G2300/0426 , G09G2310/0251 , G09G2310/0267 , G09G2310/0286 , G09G2310/0291 , G11C19/28
Abstract: 本发明提供了一种移位寄存器单元、移位寄存器、显示面板以及显示装置，通过在移位寄存器单元中设置：源、漏极分别连接到第一低电平信号输入端和上拉节点的放电薄膜晶体管；第一放电控制单元，与放电薄膜晶体管的栅极连接，用于在第一时间和第二时间之间输出第一控制信号到放电薄膜晶体管的栅极，使得放电薄膜晶体管处于导通状态，以将第一低电平信号输出到上拉节点，对上拉节点进行放电；第一时间为移位寄存器处理完第一帧的结束时间，第二时间为移位寄存器处理与第一帧相邻的第二帧的开始时间，从而可保证移位寄存器单元的正常工作。
