一种核安全级仪控系统信号预处理系统的仿真方法及系统

    公开(公告)号:CN117518877A

    公开(公告)日:2024-02-06

    申请号:CN202311679593.4

    申请日:2023-12-07

    Abstract: 本发明公开了一种核安全级仪控系统信号预处理系统的仿真方法及系统,包括:根据实物仪控系统的特征,对实物仪控系统信号预处理系统中的每种信号预处理模块分别建模,得到多种调理模型;根据实物仪控系统信号预处理模块的类型与分配关系,对每个信号预处理模块分别选择对应的调理模型,形成信号预处理配置文件;读取信号预处理配置文件的信息,按照信号预设规则读取调理模型,根据读到的内容进行信号类型判断和变量上下游连接关系的建立;读取第三方软件模拟的现场传感器数值,通过建立的变量上下游连接关系模拟信号预处理系统的信号传递及分配功能,实现信号预处理系统功能仿真。本发明能够有效实现在仿真预处理系统故障但是仪控系统的输入模块正常工作的情况。

    一种核电厂安全级仪控仿真系统的工况回溯与重演系统

    公开(公告)号:CN112363409B

    公开(公告)日:2022-02-11

    申请号:CN202011247045.0

    申请日:2020-11-10

    Abstract: 本发明公开了一种核电厂安全级仪控仿真系统的工况回溯与重演系统,该系统包括用户计算机、管理服务模块和多个控制站,所述管理服务模块作为整个系统的中枢,分别与用户计算机、多个控制站通信;工况回溯包含回溯至指定工况和回溯至指定时间两种模式,用户可手动保存的指定工况,并回退至该工况,也可以选择回退至指定时间;重演过程中,仪控仿真系统回到本段场景的起始点,然后再相同的相对时间,再次注入相同的操作,重现早先的效果。本发明实现了高精度回溯到指定工况、回溯指定时间、重演保存的场景;本发明达到科研分析、操作培训所需的要求,对于实现仪控仿真系统的实际要求具有重要的意义。

    一种快慢时仿真实现方法、系统及介质

    公开(公告)号:CN115343965B

    公开(公告)日:2024-09-10

    申请号:CN202211164636.0

    申请日:2022-09-23

    Abstract: 本发明实施例提供一种快慢时仿真实现方法、系统及介质,包括:加载实时的人机操作或者加载之前已记录的人机操作;判断加载人机操作的当前仿真速度是否有更改,若是,则根据当前仿真速度调节仿真内核的时间类控件的时间参数,以实现快慢时仿真。本发明实施例解决了现有技术中虚拟安全级显示站难以实现快慢时仿真的技术问题;本发明实施例使得虚拟SVDU仿真内核在快慢时仿真时时间类控件与非时间类控件的实现剥离,在保证实验准确性的前提下,大大缩短试验时间,提高试验效率。

    一种仪控仿真系统IP分配方法、系统、设备及存储介质

    公开(公告)号:CN112202937B

    公开(公告)日:2021-11-30

    申请号:CN202011058642.9

    申请日:2020-09-30

    Abstract: 本发明公开了一种仪控仿真系统IP分配方法、系统、设备及存储介质,该系统包括IP获取模块、IP分配调度模块、可用IP段及长度表更新模块、连续IP选择模块,IP获取模块,用于获取核安全级仿真控制系统的所有可用IP,并存储;IP分配调度模块,用于为核安全级仿真控制系统的多项目多主机分配IP,实现相互之间通信;可用IP段及长度表更新模块,用于时刻通过UDP方式对可用IP段及长度表进行更新;连续IP选择模块,用于在建立项目IP、仿真段IP和站间通讯IP过程中选择连续段的IP段。本发明能使核安全仿真控制系统的各IP尽可能呈现规律,不会频繁出现IP冲突,同时便于用户管理和记忆。

    一种核电厂安全级仪控系统的功能验证系统

    公开(公告)号:CN112099453A

    公开(公告)日:2020-12-18

    申请号:CN202011010167.8

    申请日:2020-09-23

    Abstract: 本发明公开了一种核电厂安全级仪控系统的功能验证系统,包括前端计算机、虚拟下位机和验证模块,前端计算机包括组态编辑器和验证模块前端,组态编辑器编译下装至虚拟下位机,虚拟下位机通信连接验证模块,验证模块通信连接前端计算机;前端计算机将IO清单发送给验证模块的用户接口模块;前端计算机的组态编辑器制作控制组态逻辑,并编译下装到虚拟下位机;前端计算机发送检查指令到用户接口模块,并按照指令内容,分别驱动不同的检查模块;各个检查模块进行通道、故障和组态检查,把检查结果返回至用户接口模块,进而反馈至验证模块前端显示。本发明基于仿真技术的功能验证所需的人员和时间要少得多,同时减少了人工检查的错误率。

    一种基于SCADE基础算法块的逻辑组态图符配置方法

    公开(公告)号:CN110457029A

    公开(公告)日:2019-11-15

    申请号:CN201910744282.9

    申请日:2019-08-13

    Abstract: 本发明公开了一种基于SCADE基础算法块的逻辑组态图符配置方法,从SCADE算法块中提取关键信息;整理所述关键信息,并将所述关键信息写入预设的专属结构体;所述专属结构体包括SCADE算法块名称和与所述SCADE算法块名称对应的关键信息;当用户选择图符信息时,加载专属结构体,将图符信息与所述关键信息进行匹配,并将匹配得到的所述关键信息对应的算法块提取出来;对提取出来的算法块进行校验并将校验通过的算法块数据赋予图符。本发明一方面可以实现对图符块的算法信息快速配置,提高了工作效率,节约了工程设计成本;另一方面保证了图符块与算法块信息的一致性,保证了生成的代码即为设计人员设计的逻辑代码。

Patent Agency Ranking