-
公开(公告)号：CN114448439B
公开(公告)日：2022-07-29
申请号：CN202210358251.1
申请日：2022-04-07
Applicant: 电子科技大学
IPC: H03M1/46
Abstract: 本发明属于模拟数字转换技术领域，具体涉及一种基于TDC的两步式逐次逼近型模数转换器。本发明采用时序重叠的VTC和TDC，提高了量化速率；对TDC量化后的时间残差进行放大并再次量化，在几乎不增牺牲其他性能的前提下提高了一位精度。本发明对比传统的基于TDC的两步式逐次逼近型模数转换器，以增加两个延时单元的方式实现了0.5LSB的精度，增加了ADC精度，同时并合并了VTC和TDC的时序，在不提高硬件要求的条件下，有效提高了ADC的速度。
-
公开(公告)号：CN112968704B
公开(公告)日：2022-07-29
申请号：CN202110149181.4
申请日：2021-02-03
Applicant: 电子科技大学
IPC: H03M1/38
Abstract: 本发明属于模拟集成电路技术领域，涉及一种基于暂态电容切换方式的逐次逼近型模数转换器及其量化方法。本发明是以上极板采样技术为基础，在采样后直接进行第一次比较，由第一次比较的结果获得第1位输出码字，随后根据第一次比较的结果完成第二次量化过程中的电容切换；同时通过第一次比较的结果确定出后续量化过程中所需要切换的目标阵列。在后续量化过程中，通过建立中间态进行过渡，实现只对目标阵列中的电容切换，使DAC电容阵列的形成类似单端电容切换方式，从而降低切换电容阵列的功耗；同时，本发明以N‑2位量化电容进行N位量化，相较于传统的DAC电容阵列节省75％面积，降低了功耗。
-
公开(公告)号：CN114448439A
公开(公告)日：2022-05-06
申请号：CN202210358251.1
申请日：2022-04-07
Applicant: 电子科技大学
IPC: H03M1/46
Abstract: 本发明属于模拟数字转换技术领域，具体涉及一种基于TDC的两步式逐次逼近型模数转换器。本发明采用时序重叠的VTC和TDC，提高了量化速率；对TDC量化后的时间残差进行放大并再次量化，在几乎不增牺牲其他性能的前提下提高了一位精度。本发明对比传统的基于TDC的两步式逐次逼近型模数转换器，以增加两个延时单元的方式实现了0.5LSB的精度，增加了ADC精度，同时并合并了VTC和TDC的时序，在不提高硬件要求的条件下，有效提高了ADC的速度。
-
公开(公告)号：CN111181556B
公开(公告)日：2022-04-22
申请号：CN202010111017.X
申请日：2020-02-24
Applicant: 电子科技大学 , 上海华力微电子有限公司
Abstract: 一种随机多相时钟产生电路，包括随机编码模块、编码队列模块和编码转时钟模块，随机编码模块包括一个第一寄存器，编码队列模块包括M‑1个级联的第二寄存器，将M个子时钟信号对应编号，M个编号进行编码并分别作为一个第一寄存器和M‑1个第二寄存器的初始存储值；编码队列模块用于在主时钟信号的每个时钟周期将级联的最后一个第二寄存器存储的编码输出到随机编码模块和编码转时钟模块；随机编码模块用于在主时钟信号的每个时钟周期内，从存储在第一寄存器中的编码和编码队列模块输出的编码中随机选择一个编码输出到编码队列模块中级联的第一个第二寄存器；编码转时钟模块用于输出与编码队列模块输出的编码对应的子时钟信号。
-
公开(公告)号：CN110504967B
公开(公告)日：2022-04-22
申请号：CN201910812779.X
申请日：2019-08-30
Applicant: 电子科技大学
Abstract: 一种流水线ADC的级间增益失配校正方法，属于模拟集成电路技术领域。本发明基于理想ADC输入输出特性曲线是线性关系的理论基础，利用注入符号相反的校正信号使得两个通道残差转移特性曲线不一致，从而以线性通道完成非线性通道的增益校正。流水线ADC为分裂式或时间交织式流水线ADC时，可以将分裂式或时间交织式流水线ADC中的两个通道分别作为参考通道和校正通道；还可以利用对同一输入信号进行两次量化，以其中一次量化通道作为参考通道，另一次量化通道作为校正通道，实现虚拟的两个通道。本发明解决了流水线ADC中存在的增益失配问题；提出基于至少三点求斜率的方式，相比传统两点斜率法提高了准确性；本发明可工作于数字后台，具有很高的实时性。
-
Patent Agency Ranking
公开(公告)号：CN110350918B
公开(公告)日：2022-04-22
申请号：CN201910644692.6
申请日：2019-07-17
Applicant: 电子科技大学 , 上海华力微电子有限公司
Abstract: 一种基于最小均方算法的数字后台校正方法，适用于分裂式SAR ADC。首先设置分裂式SAR ADC，并将设置好的分裂式SAR ADC进行基于最小均方算法的数字后台校正；分裂式SAR ADC包括两个ADC模块，每个ADC模块中主DAC电容阵列采用非二进制电容阵列，同时将主DAC冗余电容阵列中最高位电容的权重设置为最小，这样校正DAC电容阵列的随机切换可以有效的校正主DAC电容阵列中包括权重最大的电容在内的每个电容，提升ADC的线性度和动态范围；校正DAC随机切换方式的引入可以有效的解决两个ADC电容失配方向一致导致校正无效的问题；另外主DAC电容阵列引入冗余量，可以弱化系统在量化过程中引入的动态误差，保证了每次切换的正确性，提高迭代的速度。
-
公开(公告)号：CN113037667B
公开(公告)日：2022-03-15
申请号：CN202110209319.5
申请日：2021-02-24
Applicant: 电子科技大学
IPC: H04L25/03
Abstract: 本发明涉及电子通信技术领域，具体涉及一种基于FPGA的数据信号恢复方法。本发明针对盲采样形式的数据传输情况，通过多相位时钟降低了系统的工作频率；巧妙的运用奇数个相位，来确定脉冲所占时钟周期的大小，由此可以大大提高数据恢复的精确度；并通过跳变沿之间的相位差，来判别毛刺和有效数据，进一步提高了数据恢复的精确度。最终本发明实现了对传输过程中发生畸变的数据恢复，恢复精度较高，在不需要倍频的情况下降低了对时钟频率的高要求，同时，做到了对数据恢复的优化，大大降低了数据传输过程中毛刺所带来的数据偏差，时序要求低。
-
公开(公告)号：CN113676183A
公开(公告)日：2021-11-19
申请号：CN202110909119.0
申请日：2021-08-09
Applicant: 电子科技大学
Abstract: 本发明属于模拟集成电路设计领域，具体涉及一种基于两步式的高精度低功耗SAR ADC。本发明在速度方面，低精度的辅助SAR ADC所需电容面积较小，所需建立时间更短，可以达到较快的转换速度，且主ADC高位无需建立，直接加载辅助ADC的码值，有效的提高了整体ADC的工作速度，从而提高了采样率。在功耗方面，由于辅助ADC提前于主ADC进行量化，不仅减少了主ADC的电容切换次数；同时把主ADC的比较器电源电压从VH降低为VL；此外，主ADC采用Vcm‑based结构，本应使用2N个单位电容降低为2M+1个单位电容的数量级，这些优势大大降低了整体的功耗。使得本发明ADC架构的优值高于其他高精度SAR ADC。
-
公开(公告)号：CN108023557B
公开(公告)日：2021-04-13
申请号：CN201711273427.9
申请日：2017-12-06
Applicant: 电子科技大学
IPC: H03F3/45
Abstract: 一种开关电容共模反馈结构，属于模拟集成电路技术领域。适用于全差分运算放大器，包括输出电平缩放开关电容模块和共模电平检测放大模块，输出电平缩放开关电容模块的两个输入端连接全差分运算放大器的两个输出端，将全差分运算放大器的输出电压缩放，使缩放后的电压满足共模电平检测放大模块的输入范围，其输出端连接共模电平检测放大模块的输入端，共模电平检测放大模块检测缩放后的电压，其输出端输出共模反馈电流源偏置电压反馈回全差分运算放大器的电流源偏置点，以使全差分运算放大器的输出共模电平稳定于理想的共模电平。本发明既有连续时间共模反馈结构速度较快、精度较高的优点，又有开关电容共模反馈结构输出摆幅大、线性度好的优点。
-
公开(公告)号：CN108270402B
公开(公告)日：2021-02-12
申请号：CN201810199958.6
申请日：2018-03-12
Applicant: 电子科技大学
IPC: H03F1/30 , G01R19/165
Abstract: 电压检测及控制电路，属于模拟集成电路技术领域。包括基准电压输出缓冲模块、电压运算模块和比较器模块，基准电压输出缓冲模块的输入端连接基准电压，其输出端连接电压运算模块的第二输入端；电压运算模块的第一输入端连接外部调整电压，通过对其第一输入端和第二输入端的输入信号进行处理得到比较信号输出到比较器模块的第一输入端；比较器模块的第二输入端连接待检测电压，通过比较待检测电压和比较信号得到一个控制信号作为电压检测及控制电路的输出信号。本发明检测范围大，适用范围广；尤其适用于动态放大器，在电源电压的一定变化范围内，得到不随电源电压变化变化的动态放大器放大倍数，从而获得抗电源电压波动的增益稳定动态放大器。
-
-
-
-
-
-
-
-
-
Search Results
329
records
(took 0.03 seconds)
